扩充CIF版图数据预处理程序

介绍了采用扩充ＣＩＰ格式实现图形功能扩充的一种方法，还介绍了一个能将该扩充ＣＩＦ格式转成标准ＣＩＦ格式的微波器件和集成电路版图数据预处理程序，此预处理程序在微波器件和集成电路版图设计中得到广泛应用。     

扩充CIF版图数据预处理程序

介绍了采用扩弃ＣＩＦ格式实现图形功能扩充的一种方法，还介绍了一个能将该扩充ＣＩＦ格式转成标准ＣＩＦ格式的微波器件和集成电路版图数据预处理程序，此预处理程序在微波器件和集成电路版图设计中得到广泛应用。     

CMOS单元版图生成算法综述

基于库单元的ASIC设计方法对单元版图自动生成工具提出了很高的要求。CMOS单元版图生成可分成MOS管布局、单元内布线和版图压缩三步。文章从不同的单元版图布图样式出发,综述布局、布线及压缩算法的发展现状,具体介绍几个单元版图生成系统,最后指出了该研究领域存在的问题。     

版图压缩中的约束图模型及其生成算法

本文描述了在我们开发的二维版图压缩器中使用的约束图模型,它按照版图中各掩模层和派生层在电学特性或设计规则上的互相影响,把版图划分成若干个逻辑平面。先由各逻辑平面生成相应的约束图,再根据各逻辑平面生成的子约束图形成整个版图的约束图。并利用改进的垂直平面扫描算法生成由约束图模型定义的约束图。     

CMOS单元版图生成中的晶体管布局算法

本文提出了一个基于模拟退火技术的CMOS标准(库)单元版图生成中的单元内晶体管布局算法，在满足高度约束的前提下同时优化单元版图的面积和时延，可处理不局限于静态串并联结构的电路，考虑大尺寸管子折叠等因素，最终生成二维样式标准单元版图。     

具有边界约束的LSI模块版图自动生成系统

本文介绍了一个具有边界约束的大规模集成电路模块版图自动生成系统（ＡＭＧＣ）。ＡＭＧＣ的输入为模块的电路网表，输出为模块的ＣＭＯＳ版图数据。由ＡＭＧＣ自动生成的版图既符合用户的设计规则，也符合模块输入输出端口位置及长宽比等用户给出的约束条件。     

模拟集成电路模块版图的生成系统

介绍了模拟集成电路模块版图的开发系统.系统用高效的过程化版图描述语言构造模拟模块,编译产生与工艺及应用无关的模块版图生成器.系统的网络识别和模块内布线功能自动完成模块网络的完全连通,基于优选的电气特性驱动版图生成,提高设计可靠性.该系统已辅助设计出多个高性能集成运算放大器、模拟开关等芯片版图.     

用版图自动生成器设计浮空场板

本文基于ＣＩＦ版图格式的数据结构,开发了一个高压功率器件的版图自动生成器,并利用该软件设计了一个具有双层浮空场板的高压功率ＬＤＭＯＳ的版图．通过实验测试,其结果达到了预先设计６００Ｖ的要求．并且在器件单元横向尺寸优化值给定的情况下,大大地缩短了功率器件的设计周期     

0.9μmASIC正向设计中的版图数据格式及库的混合使用

给出了 0 9μmASIC正向设计中的版图数据格式与gdsⅡ格式之间转换步骤 ,讨论了单元库混合使用的设计方法。     

版图电路节点提取及其压缩算法

提出了一种版图电路节点提取及节点压缩算法。通过在工艺及文件中设定节点生成过程,该方法能方便地提取各种版图电路节点。     

体声波滤波器自动布局工具的设计开发

为了实现体声波（BAW）滤波器版图的自动排布和构建滤波器的三维模型,开发了一款体声波滤波器自动布局工具。根据文献提出的BAW梯形滤波器布局设计流程,基于.NET平台,使用C#语言,创建生成滤波器版图的功能界面。根据输入的薄膜体声波谐振器(FBAR)个数和面积大小生成对应的多边形外接圆,通过FBARs的串并联连接情况,生成放置外接圆的位置,并生成多边形。生成多边形后,用户只需对其进行微调(拖动、旋转等),即可在保证滤波器性能的情况下,得到面积尽可能小的版图。在所完成的滤波器版图基础上,根据滤波器的结构参数和建模方式, 在AutoCAD中导入写好的动态链接库,创建生成滤波器三维模型的功能界面。输入FBAR膜层厚度等参数后,软件自动生成滤波器的三维模型。并自动保存为可导入电磁仿真软件的dwg文件或sat文件,方便滤波器的电磁仿真。设计开发过程中所用滤波器的结构参数等即为该文验证所设计软件的案例。证明了所开发软件的可行性。即软件在保证滤波器性能的情况下,最大限度地缩小版图面积,提高滤波器在晶圆上的面积利用率,且节省了滤波器设计人员的时间和精力。     

可编程逻辑阵列（PLA）自动版图生成器

可编程逻辑阵列ＰＬＡ自动版图生成器可以使设计者快速地得到宏单元，从电路盒物理版图的细节中解放出来，因ＰＬＡ较低的设计费用和可编程的特点，生成器对于实现电路中的控制部分十分有效，ＰＬＡ自动版图生成器在国内首次实现了ＰＬＡ由逻辑输入到版图生成的自动设计。     

通用嵌入式SRAM编译器的设计与实现

介绍了一种适用于多厂商、多种工艺和电路结构的嵌入式SRAM IP核编译器设计方法,该方法使编译器的设计复杂度降低30％以上.专用版图处理工具LayoutBuilder能自动完成版图拼接、打孔、画线、添加端口和生成GDSII版图文件等.专用网表处理工具NetlistBuilder仅用三个函数即可完成网表的生成,同时,该工具还内嵌自动检查端口数目和对齐方式、自动检查内部浮空节点和自动检查浮空端口等功能.介绍了一种编译器验证流程和时序与功耗文件的生成方法.用这个方法开发了针对2种工艺、3种电路结构的8个编译器.对编译器生成的IP核进行了流片验证.结果表明,该方法可以生成满足不同要求的SRAM IP核.     

CMOS电路的二维优化单元版图的自动生成

本文介绍了一种大规模集成电路基本单元版图自动生成的二维优化新算法，与传统的一维算法如栅矩阵，扩散链法相比，用新方法可以得到更紧凑的版图设计。     

带寄生及匹配约束的CMOS模拟电路模块的STACK生成优化方法

模拟电路的性能紧密依赖于版图的寄生参数和匹配特性 .提出了用以描述分布式的寄生电容和由于工艺梯度变化而产生的寄生参数不匹配以及 STACK内连线的不匹配的模型 .基于该模型 ,一种新的 STACK生成方法用来控制版图的寄生参数和匹配特性 ,优化 STACK的形状和确保为所给出的模拟电路模块生成相映的欧拉图 .一个 OPA电路的例子说明了所提出的版图优化方法可以提高诸如单位增益带宽和相位余量等电路性能     

带寄生及匹配约束的CMOS模拟电路模块的STACK生成优化方法

模拟电路的性能紧密依赖于版图的寄生参数和匹配特性．提出了用以描述分布式的寄生电容和由于工艺梯度变化而产生的寄生参数不匹配以及STACK内连线的不匹配的模型．基于该模型,一种新的STACK生成方法用来控制版图的寄生参数和匹配特性,优化STACK的形状和确保为所给出的模拟电路模块生成相映的欧拉图．一个OPA电路的例子说明了所提出的版图优化方法可以提高诸如单位增益带宽和相位余量等电路性能．     

交替型暗域相移掩模的并行算法

设计并实现了一种暗域相移掩模(PSM)问题的并行算法。首先根据"分而治之"的原则,将输入版图划分为若干尺寸较小的、易于解决的子版图;然后分配每个子版图给不同的进程,各个进程同时独立地消除子版图的相位冲突;最后将所有的子版图重新组合,生成没有相位冲突的相移掩模版图。实验结果表明,采用4进程的并行PSM算法,可以减少近64.3%的计算时间,获得2.8的加速比。算法还可以有效地减少冲突图中冲突的数目和边的数目。     

Aether原理图驱动版图工具Device Matching功能的原理与实现

本文针对Aether原理图驱动版图工具中的器件匹配功能的原理与机制予以论述。本文首先探讨当前深亚微米工艺下进行器件失配的由来;其次描述了器件匹配的原理;最后针对设计工艺中不同的器件类型晶体管(MOS)、电阻(Resistor)等进行匹配实现,并基于Aether原理图驱动版图工具给出该功能实现的实际效果图,提出了产品化过程中注意到一些问题。市场实践表明,该功能在版图设计过程中能够帮助版图工程师快速完成匹配器件的版图生成,从而极大提高了版图工程师的设计效率。     

模拟集成电路版图中的对称检测与提取方法

新一代模拟集成电路版图自动化系统在重用原有版图时,迫切需要提取其中的匹配设计信息,以保证其输出版图的质量.在角勾链数据结构的基础上,提出了新的对称检测、提取算法及数据结构.该算法检测出器件之间的对称关系,进一步提取出模块之间的对称关系,并将器件级和模块级对称关系及底层的角勾链结构以独特的数据结构统一存储.结果表明,该算法与数据结构能够有效地提取并表示设计者在版图中渗透的匹配设计思想,为版图的生成提供多级对称约束条件,从而有力地保证重用系统所输出的模拟版图的性能.     

标准单元电路-版图设计自动优化技术

提出了一种标准单元的电路-版图设计自动优化技术.根据目标电学性能等确定电路中器件的参数值,然后根据参数变化微调现有的标准单元版图,快速自动生成符合设计规则的新版图.该技术可从新版图中获取电路寄生参数,对电路的电学性能进行评估,进一步提高电路-版图设计自动优化速度.测试表明,该技术既可以用于加速标准单元建库和设计移植,也可以支持对更高层的SOC设计进行延时和功耗的在位优化,加速设计收敛,可缩短开发周期.