阶梯浅沟槽隔离结构LDMOS耐压机理的研究

提出了一种具有阶梯浅沟槽隔离结构的LDMOS.阶梯浅沟槽结构增加了漂移区的有效长度,改善了表面电场及电流的分布,从而提高了器件的击穿电压.借助器件模拟软件Silvaco对沟槽深度、栅长及掺杂浓度等工艺参数进行了优化设计.结果表明,在保证器件面积不变的条件下,新结构较单层浅沟槽隔离结构LDMOS击穿电压提升36%以上,而导通电阻降低14%.     

高k纳米MOSFET的关态泄漏电流的研究

对纳米MOSFET关断态的栅电流、漏电流和衬底电流进行了模拟,指出边缘直接隧穿电流(IEDT)远远大于传统的栅诱导泄漏电流(IGIDL)、亚阈区泄漏电流(ISUB)及带间隧穿电流(IBTBT)。对50 nm和90 nm MOSFET器件的Id-Vg特性进行了比较,发现在高Vdd下,关态泄漏电流(Ioff)随IEDT的增加而不断增大,并且器件尺寸越小,Ioff越大。高k栅介质能够减小IEDT,进而减小了Ioff,其中HfSiON、HfLaO可以使边缘隧穿电流减小2～5个数量级且边缘诱导的势垒降低(FIBL)效应很小。但当栅介质的k>25以后,由于FIBL效应,关态泄漏电流反而增大。     

发光二极管阵列中上隔离沟槽的设计与制备

分析了发光二极管阵列上隔离沟槽的理想尺寸。采用湿法腐蚀方法对金属层、p-GaP层及多层AlGaInP进行了逐层腐蚀，完成了宽2μm深6μm的上隔离沟槽的制作。腐蚀后的上隔离沟槽边缘平整，其深度和宽度可以解决注入电流在相邻像素之间产生的干扰问题。     

浅沟槽隔离对MOSFET电学特性的影响

随着工艺制程的不断进展,浅沟槽隔离技术(STI)成为深亚微米后的主流隔离技术。文章通过测试分析不同栅到有源区距离(SA)晶体管(MOSFET)器件的栅和衬底电流,分析了180 nm N沟道晶体管中STI对于栅和衬底电流的影响。结果表明栅电流随着SA的缩小呈现先缩小后增大的趋势,衬底电流在常温以及高温下都随着SA的减小而减小。文章用应力机制导致的迁移率以及载流子浓度的变化对栅和衬底电流的变化趋势进行了分析,通过改进伯克利短沟道绝缘栅场效应晶体管模型(BSIM)模拟了STI对衬底电流的影响,为设计人员进行低功耗设计提供了衬底电流模型。     

深亚微米隔离技术--浅沟槽隔离工艺

研究了浅沟槽隔离(STI)工艺的各主要工艺步骤:沟槽的形成、沟槽顶角的圆滑、沟槽填充以及化学机械抛光平坦化.使用器件模拟软件Medici和Davinci分析了STI结构的隔离性能以及沟槽隔离MOSFET的Kink效应和反窄宽度效应.     

深亚微米隔离技术--浅沟槽隔离工艺

研究了浅沟槽隔离(STI)工艺的各主要工艺步骤:沟槽的形成、沟槽顶角的圆滑、沟槽填充以及化学机械抛光平坦化.使用器件模拟软件Medici和Davinci分析了STI结构的隔离性能以及沟槽隔离MOSFET的Kink效应和反窄宽度效应.     

超薄栅氧MOS器件传统关态栅泄漏电流研究

理论分析了MOSFET关态泄漏电流产生的物理机制,深入研究了栅氧化层厚度为1.4nm MOSFET传统关态下边缘直接隧穿栅泄漏现象.结果表明：边缘直接隧穿电流服从指数变化规律;传统关态下边缘直接隧穿对长沟道器件的影响大于短沟道器件;衬底反偏在一定程度上减小边缘直接隧穿泄漏电流.     

LED阵列的设计和制作工艺研究

根据Al GaInP外延片的结构特点设计了LED型微显示器件的主要结构。利用Markus-Christian Amann等人提出的模型对器件电流注入后的空间分布进行了简单的理论分析,总结出了像素元和上隔离沟槽的理想尺寸分别是16μm×16μm和2μm。简述了减薄GaAs衬底的作用,设计衬底电隔离沟槽宽度为5μm。采用湿法腐蚀工艺进行器件结构制备,利用不同的腐蚀剂对金属层、p-GaP层、Al GaInP层和n-GaAs衬底层进行腐蚀。实验结果表明,腐蚀后的沟槽形貌较好,其深度和宽度可以达到设计要求。     

带浅沟槽隔离的双光电二极管电路模型研究

通过器件模拟并结合实验结果,在已有PIN(Positive intrinsic negative)和DPD(Double photo-diodes)探测器电路模型基础之上,对带浅沟槽隔离(STI)准PIN结构的DPD探测器电路模型进行了探讨。模拟了由深N阱和浅沟槽给DPD带来的性能上的改变,同时结合实验结果,从响应电流和探测器的等效串联电阻两方面对电路模型进行了修正,得到了符合该器件的较准确电路模型。     

高-k介质材料改善MOS器件栅极漏电流专利技术综述

随着MOS器件尺寸的缩小,栅氧化层厚度不断减小,导致栅极漏电流迅速增加,因此如何改善栅极漏电流成为了当前研究的热点问题,本文将从减少MOS栅极漏电流的几类方式进行分析.本文从国内、国外的专利申请量、申请人分布等多方面进行统计分析,总结了与减少MOS栅极漏电流相关的国内和国外专利的申请趋势、主要申请人分布以及重点技术的发展路线进行了梳理.     

二氧化铈研磨液在化学机械平坦化中的应用

当集成电路的特征尺寸小于0.25μm时,浅沟道隔离(STI)逐渐成为CMOS工艺器件隔离的标准工艺技术.相比较于硅石(silica)研磨液,二氧化铈(CeO2)研磨液由于其比较高的研磨速度、高的选择比和自动停止的特性,而广泛地应用于直接的浅沟道隔离(DSTI)化学机械平坦化(CMP)工艺中.在简要介绍了CMP的一些基本知识后,着重介绍了CeO2研磨液的特性及其在直接的浅沟槽隔离化学机械平坦化(DSTI-CMP)中的应用.     

栅长对深亚微米器件总剂量辐射诱生漏电流的影响研究

对0.18 um 工艺NMOSFET器件进行总剂量辐照实验,包括不同栅长器件。由于深亚微米器件栅氧化层厚度较薄,对总剂量辐照不敏感,辐照前后器件阈值电压基本不发生变化。所有尺寸器件的关态漏电流随总剂量增加而增加。我们认为,总剂量辐射在浅沟槽隔离氧化物侧壁诱生成源漏之间漏电路径。该漏电路径是由于浅沟槽隔离氧化物种陷阱正电荷形成的。研究发现,辐射诱生的漏电流大小与器件栅长密切相关。通过主晶体管和寄生晶体管模型可以很好解释该现象。     

边缘注入对H型栅SOI pMOSFETs亚阈值泄漏电流的影响

就不同边缘注入剂量对H型栅SOI pMOSFETs亚阈值泄漏电流的影响进行了研究。实验结果表明不足的边缘注入将会产生边缘背栅寄生晶体管，并且在高的背栅压下会产生明显的泄漏电流。分析表明尽管H型栅结构的器件在源和漏之间没有直接的边缘泄漏通路，但是在有源扩展区部分，由于LOCOS技术引起的硅膜减薄和剂量损失仍就促使了边缘背栅阈值电压的降低。     

超深亚微米SOI总剂量效应泄漏电流模型

总剂量辐射效应会导致绝缘体上硅金属氧化物半导体场效应晶体管(SOI MOSFET)器件的阈值电压漂移、泄漏电流增大等退化特性。浅沟槽隔离(STI)漏电是器件退化的主要因素,会形成漏极到源极的寄生晶体管。针对130 nm部分耗尽(PD) SOI NMOSFET器件的总剂量辐射退化特性,建立了一个包含总剂量辐射效应的通用模拟电路仿真器(SPICE)模型。在BSIM SOI标准工艺集约模型的基础上,增加了STI寄生晶体管泄漏电流模型,并考虑了辐射陷阱电荷引起寄生晶体管的等效栅宽和栅氧厚度的变化。通过与不同漏压下、不同宽长比的器件退化特性的实验结果对比,该模型能够准确反映器件辐射前后的漏电流特性变化,为器件的抗辐射设计提供参考依据。     

倒装封装用各向异性导电胶专利技术综述

如今IC器件的封装集成度越来越高,芯片的封装朝着小间距、高密度的方向发展.利用各向异性导电胶来实现高密度、高稳定性的倒装封装成为近几年的研究热点.本从国内外专利申请量、申请人等多方面进行统计分析.最后总结了在倒装封装用各向异性导电胶领域的国际、国内专利申请分布情况,并对该领域的发展路线进行了梳理.     

逆导型GCT阻断特性的分析与设计

在分析pnp隔离的逆导型GCT(RC-GCT)特性的基础上,提出了沟槽隔离的RC-GCT新结构,并给出了其阻断特性的设计方法.依此建立了RC-GCT的结构模型,利用MEDICI软件对其阻断特性进行了模拟,并与非对称GCT和pnp隔离的RC-GCT的阻断特性进行了比较和分析.另外,通过对不同沟槽结构参数下RC-GCT的阻断特性和门极击穿特性的模拟,给出了沟槽区的优化参数.实验结果证明了设计的合理性.     

逆导型GCT阻断特性的分析与设计

在分析pnp隔离的逆导型GCT (RC-GCT）特性的基础上,提出了沟槽隔离的RC-GCT新结构,并给出了其阻断特性的设计方法. 依此建立了RC-GCT的结构模型,利用MEDICI软件对其阻断特性进行了模拟,并与非对称GCT和pnp隔离的RC-GCT的阻断特性进行了比较和分析. 另外,通过对不同沟槽结构参数下RC-GCT的阻断特性和门极击穿特性的模拟,给出了沟槽区的优化参数. 实验结果证明了设计的合理性.     

薄膜SOI材料MOSFET的高温泄漏电流

在对体硅MOSFET高温泄漏电流研究的基础上,深入研究了SOI材料MOSFET泄漏电流的组成、解析式及高温模拟结果,并与体硅MOSFET进行了比较,证明薄膜SOI材料MOSFET的高温泄漏电流明显减小,因而在高温领域中有着广阔的应用前景。     

变温C-V和传输线模型测量研究AlGaN/GaN HEMT温度特性

通过对异质结材料上制作的肖特基结构变温C-V测量和传输线模型变温测量,研究了蓝宝石衬底AlGaN/GaN异质结高电子迁移率晶体管的直流特性在25～200℃之间的变化,分析了载流子浓度分布、沟道方块电阻、欧姆比接触电阻和缓冲层泄漏电流随温度的变化规律.得出了器件饱和电流随温度升高而下降主要由输运特性退化造成,沟道泄漏电流随温度的变化主要由栅泄漏电流引起的结论.同时,证明了GaN缓冲层漏电不是导致器件退化的主要原因.     

MS/RF CMOS工艺兼容的光电探测器模拟与测试

设计了一种新型的与MS／RF CMOS工艺全兼容、带深n阱（DNW）、浅沟槽隔离（STI）的双光电探测器，分析了其工作机理，用器件模拟软件ATLAS对其暗电流、响应电流、光调制频率响应和波长响应进行了模拟。采用TSMC 0．18μm MS／RF CMOS工艺进行了流片，对芯片进行了暗电流和响应度的测试。模拟和测试结果均表明。该探测器与常规双光电探测器相比，具有较低的暗电流和较高的响应度。