共查询到20条相似文献,搜索用时 26 毫秒
1.
Eugene Palatnik 《电子设计技术》2006,13(12):108-108
PH值(酸碱度)和生物电位等特性测量需要高阻抗缓冲放大器。虽然几家半导体制造商提供具有较低偏置电流和偏移输入电流的放大器IC,但把传感器电缆连接到放大器电路可能会遭到ESD(静电放电)损害。图1示出了一种并不令人满意的ESD保护方法。电阻器R1限制了ESD事件的放电电流,二极管D1A和D1B把放大器IC1的输入箝位到它的 相似文献
2.
研究了FOD在输入、输出和电源箝位部分ESD的工作特点,在0.18μm5V EEPROM CMOS工艺下流片、测试并分析了针对输入、输出和电源箝位的三种主流的ESD保护FOD器件,通过传输线脉冲测试仪的测量,重点分析了特征尺寸对器件ESD特性的影响及其设计方法。结果表明:影响FOD的ESD性能的主要因素是沟道长度、漏极长度和漏极接触孔到有源区的距离;增加沟道长,可适当提高FOD的ESD开启电压,但是会降低ESD防护性能;增加FOD的漏极长度和漏极接触孔到有源区的距离,可以提高FOD的ESD防护性能。提出了一种新型的浮体多晶硅岛屿型FOD结构,该结构不但结构简单,而且具有良好的ESD防护性能。 相似文献
3.
当放大器发生外部过压状况时,ESD二极管是放大器与过电应力之间的最后防线。正确理解ESD单元在一个器件中的实现方式,设计人员就能通过适当的电路设计显著扩展放大器的应用范围。本文旨在向读者介绍各种类型的ESD实现方案,讨论每种方案的特点,并就如何利用这些单元来提高设计鲁棒性提供指南。 相似文献
4.
在到达纳米级工艺后,传统的静电放电防护(ESD)电源箝位电路的漏电对集成电路芯片的影响越来越严重。为降低漏电,设计了一种新型低漏电ESD电源箝位电路,该箝位电路通过2个最小尺寸的MOS管形成反馈来降低MOS电容两端的电压差。采用中芯国际40 nm CMOS工艺模型进行仿真,结果表明,在相同的条件下,该箝位电路的泄漏电流仅为32.59 nA,比传统箝位电路降低了2个数量级。在ESD脉冲下,该新型ESD箝位电路等效于传统电路,ESD器件有效开启。 相似文献
5.
CSD-1-Ⅲ-1型Ⅲ波段单通道1kW电视发射机激励器中的箝位放大器的作用:①对输入的视频信号进行箝位,从而抑制掉视频信号所受到的低频干扰和电源50Hz频率干扰;②为图像调制器提供约6V的箝位脉冲信号,供图像调制器对视频信号再次进行箝位,将视频信号中的行同步顶箝位在同一电平上,以恢复视频信号的直流分量,保证视频信号对图像中频37MHz载频的正确调制.下面简要分析该箝位放大器原理,并介绍其常见故障的检修方法. 相似文献
6.
7.
从电路设计的角度,介绍了混合信号IC的输入、输出、电源箝位ESD保护电路.在此基础上,构建了一种混合信号IC全芯片ESD保护电路结构.该结构采用二极管正偏放电模式,以实现在较小的寄生电容情况下达到足够的ESD强度;另外,该结构在任意两个pad间均能形成ESD放电通路,同时将不同的电源域进行了隔离. 相似文献
8.
9.
日立CRP-450D彩色电视机亮发通道的方框图如图1所示.亮度通道电路共分三级,Q301为第一级亮变信号放大器,Q302为第二级亮度信号放大器,Q303为第三级亮度信号放大器,Q304为箝位管.第 相似文献
10.
《固体电子学研究与进展》2015,(1)
提出了一种适合于低电源电压嵌入式闪存系统的高速高抗干扰能力的灵敏放大器。讨论了应用在这个灵敏放大器中的多相位预充、自调节负载及新型的箝位技术。提出的灵敏放大器电路在0.18μm的嵌入式闪存平台上实现。测试结果表明:提出的灵敏放大器达到9ns的访问时间。 相似文献
11.
基于0.18 μm CMOS工艺,介绍了一种UHF频段低噪声放大器(LNA)与静电放电(ESD)保护器件的协同设计和电路仿真方法.采用传输线脉冲测试系统,测得ESD二极管的正向热失效击穿电流为4.28 A,等效于人体模型5.6 kV;反向热失效击穿电流为0.2A,等效于人体模型500 V.通过仿真,分析了ESD二极管的电阻、电容特性,给出了其在LNA正常工作情况下的等效电路;结合LNA电路仿真结果,比较了二极管寄生效应对LNA阻抗匹配、增益、噪声系数和线性度等指标的影响,验证了等效电路的正确性. 相似文献
12.
《固体电子学研究与进展》2016,(3)
提出了一种适合于低电源电压嵌入式闪存系统的高速的灵敏放大器电路。讨论了应用在这个灵敏放大器电路中的自箝位预充技术及自定时锁存技术。提出的灵敏放大器电路在0.11μm的嵌入式闪存平台上实现。测试结果表明:本文提出的灵敏放大器电路在1V的电源电压下达到6.4ns的访问时间。 相似文献
13.
杨光军 《固体电子学研究与进展》2016,(3):240-244
提出了一种适合于低电源电压嵌入式闪存系统的高速的灵敏放大器电路。讨论了应用在这个灵敏放大器电路中的自箝位预充技术及自定时锁存技术。提出的灵敏放大器电路在0.11μm的嵌入式闪存平台上实现。测试结果表明:本文提出的灵敏放大器电路在1V的电源电压下达到6.4ns的访问时间。 相似文献
14.
CMOS集成电路的ESD设计技术 总被引:4,自引:0,他引:4
于宗光 《电子产品可靠性与环境试验》2001,(2):16-21
首先论述了CMOS集成电路ESD保护的必要性 ,接着介绍了CMOS集成电路ESD保护的各种设计技术 ,包括电流分流技术、电压箝位技术、电流均衡技术、ESD设计规则、ESD注入掩膜等。采用适当的ESD保护技术 ,0 8μmCMOS集成电路的ESD能力可以达到 30 0 0V。 相似文献
15.
《固体电子学研究与进展》2015,(4)
通过搭建ESD测试系统,测量TVS二极管的ESD防护性能,比较其标称参数与ESD防护性能之间的关系。结果表明,TVS二极管的反向击穿电压在一定程度上能够反映ESD防护能力,反向击穿电压与ESD峰值电流、ESD钳位电压呈线性关系,标称钳位电压略低于实际ESD钳位电压,而其他标称参数与ESD防护能力关联较小。标称参数难以全面反映器件的ESD防护能力。 相似文献
16.
张海鹏 汪沁 孙玲玲 高明煜 李文钧 吕幼华 刘国华 汪洁 Zhang Haipeng Wang Qin Sun Lingling Gao Mingyu Li Wenjun Lü Youhua Liu Guohua Wang Jie 《半导体学报》2006,27(z1):279-282
为探索与国内VLSI制造工艺兼容的新型SOI LIGBT/LDMOS器件与PIC的设计理论和工艺实现方法,首次提出含有抗ESD二极管的集成SOI LIGBT/LDMOS器件截面结构和版图结构,并根据器件结构给出了阻性负载时器件的大信号等效电路.探讨了该结构器件的VLSI工艺实现方法,设计了工艺流程.讨论了设计抗ESD二极管相关参数所需考虑的主要因素,并给出了结构实现的工艺控制要求. 相似文献
17.
18.
19.
提出了一种适合于低电源电压嵌入式闪存系统的高速高抗干扰能力的灵敏放大器。讨论了应用在这个灵敏放大器中的多相位预充、自调节负载及新型的箝位技术。提出的灵敏放大器电路在0.13 μm的嵌入式闪存平台上实现。测试结果表明,提出的灵敏放大器达到6 ns的访问时间。 相似文献
20.
Jochen Krieger 《电子设计应用》2008,(6)
许多便携式应用需要超过8kV的ESD保护,同时将电容保持在5pF以下。Z二极管能够单独满足这一要求,但当与开关或结型二极管等低电容PN二极管相结合时,它们可同时满足该应用的以下两种要求:低电容,以及高ESD和 相似文献