基于.25um工艺的层次式时间驱动的版图设计

集成电路（IC）发展到了系统芯片（SOC）时代。超深亚微米系统芯片具有规模大、复杂度高、系统时钟频率快的特点,传统的设计流程由于设计规模有限和时序难以收敛等原因,已难以适用于系统芯片的设计;常用的展平式（flat)版图设计方法,会导致工具处理能力严重不足。本文提出了一个完整的系统芯片的设计流程以及基于该流程的层次式、时间驱动的版图设计方法。设计过程采用自上而下的（top-down)的约束分配和时间驱动方式以满足时延约束,实现时序收敛;布局规划采用层次式模块分割以适应芯片规模大的要求。针对8VSB芯片采用。25um工艺在商用软件平台上对上述新方法进行了验证。实验结果表明,60万门的8VSB芯片速度可达到108Mhz。     

Cadence推出TempusTM时序签收解决方案

Cadence设计系统公司今天推出TempusTM时序签收解决方案。这是一款新的静态时序分析与收敛工具,旨在帮助系统级芯片（SoC）开发者加速时序收敛,将芯片设计快速转化为可制造的产品。TempusTM时序签收解决方案代表了时序签收工具的一种新方法,它不仅使客户压缩时序签收收敛与分析的时间,实现更快流片（tapeout）,同时又能减少不必要的对时序分析结果的悲观,降低设计的面积和功耗。     

一种电子系统认证芯片的电源规划

为了对所开发的电子产品进行保护,采用ASIC的方法设计基于硬加密技术的电子系统认证芯片。在后端物理设计中,为了使最终的芯片实现面积优化且满足功耗、时序等要求,采用预设计的方法对芯片进行功耗预估与布线拥塞分析。根据分析结果提高了芯片利用率,并针对预设计中存在的电压降（IR Drop）违规进行了详细的电源规划．包括全局电源网络的连接、电源环和电源条的设计．最终满足了功耗要求,实现了时序收敛以及面积优化。     

基于CPLD的全帧型CCD图像传感器驱动系统设计

CCD芯片的驱动系统是数字航测相机的核心部分,它关系到整个相机的性能和技术指标.这里介绍了高分辨率全帧CCD芯片FTF4052M的内部结构和驱动时序.采用集成芯片设计该CCD芯片的驱动电路,并应用于数字航测相机系统.实验结果表明,该CCD驱动系统采用CPLD进行设计,具有性能好,功耗低,体积小的优点,满足了数字航测相机系统的设计要求.     

基于MCMM技术快速实现IC时序收敛

如今的集成电路(Integrated Circuit,IC)设计往往要求芯片包含多个工作模式,并且在不同工艺角(corner)下能正常工作。工艺角和工作模式的增加,无疑使时序收敛面临极大挑战。本文介绍了一种在多工艺角多工作模式下快速实现时序收敛的技术——MCMM(Multicorner-Multimode)技术,该技术将工艺角和模式进行组合,对时序同时进行分析和优化,到达快速实现时序收敛的目的。该技术应用于一个80万门基于TSMC 0.152μm logic工艺的电力网载波通信(PLC)芯片设计,设计实例表明,利用MCMM技术不但可以解决时序难以收敛的问题,而且大大降低了芯片设计周期。     

数字音频广播基带解码芯片后端设计中的时序收敛方案

在数字集成电路设计中,时序收敛是保证芯片性能的关键,但随着集成电路制造工艺的不断发展,芯片规模不断增加,结构日趋复杂,时序收敛的难度也逐渐加大。该文针对数字音频广播基带解码芯片的后端设计,分析了造成时序违例的原因,并在综合、布图规划、布局等阶段提出了对应的时序收敛策略,最终使芯片满足了系统的时序要求。     

8VSB芯片的层次式设计方法

提出了深亚微米下系统级芯片层次式版图设计的方法，并用该方法设计了HDTV信道解码芯片8VSB的版图。实例设计结果表明，该方法在节约面积、加速时序收敛方面效果明显，大大缩短了芯片设计周期。     

光栅测量系统芯片后端物理设计与实现

阐述了一款光栅精密测量系统芯片“EYAS”的后端物理设计与实现。考虑到深亚微米工艺下的互连寄生效应，采用基于硅虚拟原型（SVP）的设计和迭代策略，以布线为中心，并适时进行全面的分析和迭代验证。采用“模拟IP”和改进的数模混合芯片设计流程，实现了模拟和数字部分的联合设计，保证了时序驱动下的持续收敛和可制造性。“EYAS”芯片采用HJTC 0．18μm工艺流片，并经板级测试成功；芯片工作频率为10MHz，正交信号采样率为1．25MHz，封装后芯片面积仅为1．5mm×2．0mm，各项功能正常稳定。以该芯片为控制内核，构建了光栅精密角度／位移测量系统，并应于火炮炮膛螺纹磨损度的精密测量。     

吉时利推出新的脉冲式半导体器件特性测量方案

Actel公司宣布推出最新的Libero集成设计环境（IDE）6．2版本，集成了最佳的设计工具，拥有设计分析和时序收敛的崭新重要功能，使得现场可编程门阵列（FPGA）设计人员在质量、效率和功能方面获得最好的效果。与Libero6．2一同推出的还有Actel全新SmartTime静态时序分析环境，能够协助客户分析和管理刚序，进行高级的时序验证，并通过与时序驱动布局布线紧密结合而保证可预测的时序收敛。     

微捷码发布Talus 1．1版本

微捷码（Magma）日前正式发布了全新RTL-to-GDSII芯片实现系统Talus 1．1版本,可在最大型最复杂半导体设计上提供最快时序收敛。Talus 1．1版本引入了全新的Talus COre技术,该技术通过利用微捷码的统一数据模型可在布线期间同时执行时序优化;此项技术的使用使得Talus1．1可提供具有更好性能和可预测性的更快整体设计收敛,从而不仅可大大增强设计师在更多设计中获得最佳结果的能力．同时还可最大程度减少对用户干预的需要。     

一种安全SoC芯片的物理设计

本文介绍了一种安全SoC芯片架构,描述了物理设计的指标要求及其在0．13umGSMCCMOS工艺上的物理设计,重点阐述了物理设计的中的3个关键技术——时序收敛设计、低功耗设计以及IO规划设计,并探讨了安全芯片物理设计上的自身安全性设计考虑。通过签核级的分析,该芯片最终满足了指标要求。该芯片包含36个时钟域,4种低功耗工作模式,约有26万个标准单元,72个宏模块,130个pad,合计约560万个逻辑等效门,芯片面积5．6mm×5．6mm。     

基于“魂芯一号”的雷达信号处理机边扫设计

"魂芯一号"(BWDSP100)芯片是一款性能优越的高端DSP处理器,适用于雷达信号处理、电子对抗、精确制导武器、通信保障等领域。针对基于4片BWDSP100芯片和2片ALTERA公司的高端FPGA芯片设计的某雷达信号处理机,用边界扫描测试技术设计了TPS(Test Project Set),以验证BWDSP100芯片的可测试性。同时对该雷达信号处理机的DDR2、FLASH等外围芯片进行了测试有效性验证。经过验证,不仅BWDSP100芯片具有较好的可测试性设计,外围芯片的测试效果也很好,使得该雷达信号处理机有较高的故障覆盖率。     

依托专业特色,培养创新人才

培养创新人才是高校教育的基本方针,加强实践教学建设,是培养创新人才的关键所在。北京工业大学电子科学与技术专业定位于培养微电子器件、集成电路设计和芯片制备工艺等方面的专业技术人才,在实践教学中建设了由集成电路设计实验室(设计)、微电子工艺实习基地(工艺)和专业基础实验室(测试)构成的微电子实践教学体系,另一方面采取多种措施,加强实践教学队伍建设,从而达到了依托专业特色、培养创新人才的目的。     

嵌入式语音识别系统的设计与实现

介绍一种基于FPGA的嵌入式语音识别系统设计与实现,系统采用线性预测倒谱系数（LPCC）算法和动态时间规整（DTw）算法,该系统的核心部件采用目前流行的Virtex—Ⅱ Pro系列FPGA芯片,使用的工具为业界领先的嵌入式设计套件Xilinx ISE Design Suite10．1,并且运用现代电子系统软硬件协同设计、协同验证和协同工作的方法完成设计。通过实验表明,对于小词汇量、特定人识别系统,具有很好的识别效果,识别准确率达到95．2％以上。该系统的识别性能可以满足基本的嵌入式设备需要,具有广阔的应用价值。     

一种基于锁存器实现时序收敛的方法

扫描链测试,作为一种简单、高效的可测性设计方法,已经广泛应用于集成电路设计中。该方法可以有效地检测出电路制造过程中的缺陷和故障,从而降低芯片的测试成本。但是随着扫描链的插入,芯片物理设计中的时序收敛变得更加复杂,尤其是在扫描链测试的移位模式下,由于时钟偏移的存在,保持时间可能存在大量的时序违例。针对这种情况,本文首先介绍了扫描链测试的基本原理,分析了插入扫描链之后出现保持时间违例的原因,提出了一种基于锁存器的修复时序违例的方法,并详细阐述了对于不同边沿触发的触发器组如何选择相应的锁存器实现时序收敛。最后,将该方法应用于一款电力通信芯片的物理设计,快速、高效地实现了时序的收敛。     

超大规模集成电路中基于OCV的时序收敛方法

当芯片设计进入深亚微米,片上工艺偏差(OCV)造成的时序不确定性,成为超大规模集成电路时序收敛中的关键问题,单纯使用传统时序分析方法,已不能完全达到时序收敛的要求。文中首先介绍了静态时序分析方法,阐述了深亚微米下OCV分析对时序收敛的重要性,并提出对OCV问题建模和分析的方法。最后通过一个具体的设计实例,运用基于OCV的时序分析方法达到时序收敛。     

ZHS-50真空焊接设备的控制系统

为航空、航天开发的新品真空焊接设备是一小型、高精度的机电一体化设备,采用触摸集成电控系统,取代传统按钮控制。该设备结构紧凑、性能稳定、安全可靠、自动化程度高,主要用于低温控制状态下的真空（气氛保护）焊接,广泛应用于各种电子元器件芯片组装及封装工艺中,如MCM技术中的LTCC基板,芯片与衬底的真空（气氛保护）钎焊（烧结）,该设备可以在真空定值状态下进行手工焊接和工艺自动焊接。