一种锁相环中高性能电荷泵电路

设计了一种新型电荷泵电路.该电荷泵电路采用可调节共源共栅结构增大输出阻抗,具有结构简单、速度快、充放电电流匹配性好、抑制了电荷注入等特点.采用0.18μmCMOS工艺模型以及Hspice仿真工具的仿真结果显示,输出电压在0.4~1.3V之间变化时,电荷泵的充放电电流处处相等.     

一种高性能CMOS电荷泵的设计

设计了一种用于电荷泵锁相环的CMOS电荷泵电路。电路中采用三对自偏置高摆幅共源共栅电流镜进行泵电流镜像,增大了低电压下电荷泵的输出电阻,并实现了上下两个电荷泵的匹配。为了消除单端电荷泵存在的电荷共享问题,引入了带宽幅电压跟随的半差分电流开关结构,使电荷泵性能得以提高。设计采用0．18-μm标准CMOS工艺。电路仿真结果显示,在0．35V到1．3V范围内泵电流匹配精度达0．9％,电路工作频率达250MHz。     

基于常数跨导轨到轨运算放大器的新型电荷泵

针对传统电荷泵电荷共享引起的输出电压波动、充放电电流失配引起的电路杂波问题,设计了一种新型电荷泵。该电荷泵电路采用常数跨导轨到轨运算放大器,降低了电荷共享引起的输出电压波动;采用基于全差分放大器的负反馈结构,解决了充放电电流失配的问题。基于SMIC 0.18 μm CMOS工艺,利用Cadence软件完成了电路的设计与仿真。结果表明,在0.5～1.5 V输出电压范围内,该电荷泵充放电电流失配小于2%;与传统电荷泵相比,该电荷泵输出电压的波动减小了1.5 mV,并且采用该电荷泵的锁相环输出频谱噪声减小了10 dB。     

锁相环中高性能电荷泵的设计

设计了一种结构新颖的动态充放电电流匹配的电荷泵电路，该电路利用一种放电电流对充电电流的跟随技术，使充放电电流达到较好匹配，同时，在电荷泵中增加差分反相器，提高电荷泵的速度。采用Istsilicon 0．25μmCMOS工艺进行仿真，结果显示：输出电压在0．3—2．2V之间变化时，电荷泵的充放电电流处处相等。     

锁相环频率合成器中的电荷泵设计

用TSMC 0.18μm CMOS工艺设计了一种电荷泵电路。传统的电荷泵电路中充放电电流有较大的电流失配,文章采用与电源无关的基准电流源电路,运用运算放大器和自偏置高摆幅共源共栅电流镜电路实现了充放电电流的高度匹配。仿真结果表明:电源电压1.8V时,电荷泵电流为0.5mA;在0.3V～1.6V输出电压范围内电流失配小于1μA,功耗为6.8mW。     

高性能电荷泵电路设计与HSPICE仿真

电荷泵锁相环具有高速、低功耗、低抖动等特点.电荷泵是锁相环中的关键模块,它实质上是一个开关电流源,需具有精准稳定的恒流源和理想的开关.在模块运行中,一般会出现电荷共享及充放电电流不匹配等现象.通过自举的方法,可以较好地消除电荷共享现象;采用电流跟随电路,可以使充放电电流得到较好匹配.基于2.5 V 0.25 μm CMOS工艺,设计了一个高性能电荷泵.采用Synopsys公司的Hspice仿真软件,对设计的电路进行模拟仿真.结果显示,在1.45 V至2.0 V之间,充放电电流几乎相等.     

一种应用于锁相环的增益提高型电荷泵设计

采用0.18μm 1.8V CMOS工艺设计一种增益提高型电荷泵电路,利用增益提高技术和折叠式共源共栅电路实现充放电电流的匹配.该电荷泵结构可以很大程度地减小沟道长度调制效应的影响,使充放电电流在宽输出电压范围内实现精确匹配,同时具有结构简单的优点.仿真结果表明,电源电压1.8V时,电荷泵电流为600μA,在0.3～1.6V输出范围内电流失配为0.6μA,功耗为3mW.     

一种高性能CMOS电荷泵的设计

设计了一种用于电荷泵锁相环的CMOS电荷泵电路。电路中采用3对自偏置高摆幅共源共栅电流镜进行泵电流镜像,增大了低电压下电荷泵的输出电阻,实现了上下两个电荷泵的匹配。为消除单端电荷泵存在的电荷共享问题,引入了带宽幅电压跟随的半差分电流开关结构,使电荷泵性能得以提高。设计采用0.18μm标准CMOS工艺。电路仿真结果显示,在0.35～1.3V范围内泵电流匹配精度达0.9%,电路工作频率达250MHz。     

一种新型锁相环电荷泵的分析与设计

在分析传统电荷泵的一些不理想因素的基础上,提出一种新型的电路结构,以解决电荷泵的电流失配、电荷共享、电荷注入现象。本设计电路结构简单,电流匹配好,输出电压稳定。基于65nm CMOS工艺仿真结果表明:电荷泵充放电电流大小基本相等,环路稳定后输出电压Vc最大起伏为20μV。     

低杂散锁相环中的电荷泵设计

用TSMC0.18μm CMOS工艺设计并实现了一种电荷泵电路，传统的电荷泵电路中充放电电流有较大的电流失配,电流失配导致相位偏差,从而引起杂散并降低了锁相环的锁定范围，文中采用与电源无关的基准电流源电路,运用运算放大器和自偏置高摆幅共源共栅电流镜电路实现了充放电电流的高度匹配,从而降低了杂散。测试结果表明：电源电压1.8V时,电荷泵电流为0.475mA,在0.3-1.6V输出电压范围内电流失配小于10mA,功耗为6.8mW。     

一种适用于MEMS麦克风的新型恒压电荷泵设计

实现了一种新型恒压输出电荷泵电路,通过选择合理的电荷泵结构能有效抑制反向电流及衬底电流,并通过一种负反馈稳压电路得到低纹波且不随电源电压变化的稳压输出,非常适用于MEMS麦克风。该电路采用MIXIC0.35μm标准CMOS工艺实现,测试结果表明该电路能自适应2.8～3.6V的电源电压变化,输出稳定的9V直流电压。     

双模式高集成负电荷泵电路设计

提出了一种新颖的双模式高集成开关电容电荷泵。该电荷泵集成高频振荡器、电平移位、逻辑驱动以及4个功率MOSFET开关。与传统电荷泵相比,该电路可以工作在单电源以及双电源两种模式。单电源模式下,输出电压为-VCC;双电源模式下,输出电压为-3×VCC。电路采用0.35μm BCD工艺实现。测试结果表明:室温时,单电源模式和双电源模式下电荷泵输出电流分别为36 mA和80 mA时输出电压分别为-3.07 V和-12.10 V。在-55℃到125℃温度范围内,单电源模式和双电源模式下电荷泵输出电流分别为24 mA和50 mA时输出电压分别低于-3.06 V和-12.35 V。该电荷泵在两种模式下工作特性良好,已应用于相关工程项目。     

用于TFT-LCD液晶显示的可调电荷泵设计

为了满足TFT-LCD液晶显示的驱动要求,设计了一种通过控制饱和区MOS管的导通电阻来调节输出电压的可调电荷泵。与传统的电荷泵相比,该电荷泵通过负反馈系统进行控制,具有输出可调、最少外围器件、低纹波、易于集成等优点。采用此可调电荷泵电路的芯片已在UMC0.6μm-BCD工艺线投片,测试结果表明,该可调电荷泵电路工作良好,独特的稳压方式使得电荷泵输出纹波降至最低,并且电荷泵的电容尺寸小,从而减小了整个系统的PCB面积,可调电荷泵正电压输出范围为10～30V,负电压输出范围为-5～-30V,负载电流为50mA时,输出纹波为27mV,可调电荷泵的整体效率可达80%。     

一种低压改进型MOS电荷泵电路的设计

针对使用标准CMOS技术实现的传统电荷泵输出电压较低的不足,文中提出将基本的电荷转移开关进行改进的MOS电荷泵,在泵送增益增加电路的基础上,通过在泵的输出级增加第3个控制信号来提高电荷泵的电压增益,以得到更高的输出电压,将其作为无线传感器的能量收集电路。仿真结果表明,该改进型电荷泵电路适合于低电压设备,并具有较高的泵送增益。其输出电压在同类电荷泵中最高,在1.5 V电源条件下,可高达8.5 V。     

A high efficiency all-PMOS charge pump for 3D NAND flash memory

For 3D vertical NAND flash memory, the charge pump output load is much larger than that of the planar NAND, resulting in the performance degradation of the conventional Dickson charge pump. Therefore, a novel all PMOS charge pump with high voltage boosting efficiency, large driving capability and high power efficiency for 3D V-NAND has been proposed. In this circuit, the Pelliconi structure is used to enhance the driving capability, two auxiliary substrate bias PMOS transistors are added to mitigate the body effect, and the degradation of the output voltage and boost efficiency caused by the threshold voltage drop is eliminated by dynamic gate control structure. Simulated results show that the proposed charge pump circuit can achieve the maximum boost efficiency of 86% and power efficiency of 50%. The output voltage of the proposed 9 stages charge pump can exceed 2 V under 2 MHz clock frequency in 2X nm 3D V-NAND technology. Our results provide guidance for the peripheral circuit design of high density 3D V-NAND integration.     

无源RFID应答器的改进电荷泵设计

提出了一种适用于ISO/IEC 18000-6C标准的无源RFID(射频识别)应答器的改进电荷泵.该设计基于导通角的概念分析能量转化效率.整个结构包含主电荷泵和偏置电路,通过二极管连接的MOS管抑制负载来提升偏置电压,并调节偏置电压有效抑制反向漏电流,消除了传统电荷泵中的阈值损失.该电荷泵采用0.35μm CMOS工艺...     

Ultra-High-Voltage Charge Pump Circuit in Low-Voltage Bulk CMOS Processes With Polysilicon Diodes

An on-chip ultra-high-voltage charge pump circuit realized with the polysilicon diodes in the low-voltage bulk CMOS process is proposed in this work. Because the polysilicon diodes are fully isolated from the silicon substrate, the output voltage of the charge pump circuit is not limited by the junction breakdown voltage of MOSFETs. The polysilicon diodes can be implemented in the standard CMOS processes without extra process steps. The proposed ultra-high-voltage charge pump circuit has been fabricated in a 0.25-mum 2.5-V standard CMOS process. The output voltage of the four-stage charge pump circuit with 2.5-V power-supply voltage (VDD=2.5 V) can be pumped up to 28.08 V, which is much higher than the n-well/p-substrate breakdown voltage (~18.9 V) in a 0.25-mum 2.5-V bulk CMOS process     

一种用于LCD驱动的电荷泵电路

基于GSMC0.18μm±9VCMOS三阱工艺,设计了一种用于LCD驱动的正、负压电荷泵电路。该电荷泵采用共享耦合电容的结构并,结合了一种新的衬底偏置技术,在较小的面积代价下,可达到较强的驱动能力和较高的效率。测试结果表明,该电荷泵在1mW的输出功率下,效率可达到60%,而电路面积仅为0.51mm2。     

A high efficiency charge pump circuit for low power applications

A high efficiency charge pump circuit is designed and realized. The charge transfer switch is biased by the additional capacitor and transistor to eliminate the influence of the threshold voltage. Moreover, the bulk of the switch transistor is dynamically biased so that the threshold voltage gets lower when it is turned on during charge transfer and gets higher when it is turned off. As a result, the efficiency of the charge pump circuit can be improved. A test chip has been implemented in a 0.18 μm 3.3 V standard CMOS process. The measured output voltage of the eight-pumping-stage charge pump is 9.8 V with each pumping capacitor of 0.5 pF at an output current of 0.18 μA, when the clock frequency is 780 kHz and the supply voltage is 2 V. The charge pump and the clock driver consume a total current of 2.9 μA from the power supply. This circuit is suitable for low power applications.