高阶∑-△调制器的非理想特性分析与建模

文章对2-1-1级联结构的高阶∑-△A／D调制器的非理想特性，包括时钟抖动、MOS开关噪声、比较器迟滞性、放大器的输入噪声、单位增益带宽和有限直流增益等，进行了分析，提出了基于Matlab的高层次建模方法。通过系统仿真确定关键的电路参数和性能指标，在较高层次指导A／D转换器的电路结构级和晶体管级设计。     

用于带数字校正12位40MS／s流水线ADC的MDAC电路及数模接口

设计了一个用于40 MHz采样率,12位精度流水线A/D转换器第一级的MDAC电路.该电路采用高增益带宽积的增益自举放大器,在3.5 pF负载电容下,可以在8 ns内稳定在最终值的0.01%;设计了低失调、低回踢噪声比较器.蒙特卡罗分析表明,失调电压小于7 mV.电路采用SMIC 0.35 μm/3.3 V CMOS工艺,用于一个带数字校正的流水线A/D转换器.在MDAC中加入一个D/A接口电路,可以在不引入过多模拟电路的前提下,配合数字校正部分完成其校正功能.     

一种用于高速14位A/D转换器的采样/保持电路

介绍了一种采用0.35 μm CMOS工艺的开关电容结构采样/保持电路.电路采用差分单位增益结构,通过时序控制,降低了沟道注入电荷的影响;采用折叠共源共栅增益增强结构放大器,获得了要求的增益和带宽.经过电路模拟仿真,采样/保持电路在80 MSPS、输入信号(Vpp)为2 V、电源电压3 V时,最大谐波失真为-90 dB.该电路应用于一款80 MSPS 14位流水线结构A/D转换器.测试结果显示:A/D转换器的DNL为0.8/-0.9 LSB,INL为3.1/-3.7 LSB,SNR为70.2 dB,SFDR为89.3 dB.     

用于过采样Σ-△ A/D转换器的Σ-△调制器

分析并讨论了过采样∑-△A/D转换器中一阶、二阶及高阶级联结构的∑-△调制器的性能特点,并编写C语言程序进行行为级仿真,用PSpice进行电路级仿真,利用MATLAB工具对其结果进行分析.结果表明,∑-△调制器具有噪声整形特性,可以提高基带内的信噪比,且三阶级联结构中1-1-1结构性能最优.∑-△调制器与过采样技术相结合可构成高精度、低成本的A/D转换器.     

用于过采样Σ-ΔA/D转换器的Σ-Δ调制器

分析并讨论了过采样 Σ- Δ A/D转换器中一阶、二阶及高阶级联结构的 Σ- Δ调制器的性能特点 ,并编写 C语言程序进行行为级仿真 ,用 PSpice进行电路级仿真 ,利用 MATLAB工具对其结果进行分析。结果表明 ,Σ-Δ调制器具有噪声整形特性 ,可以提高基带内的信噪比 ,且三阶级联结构中 1 - 1 - 1结构性能最优。Σ- Δ调制器与过采样技术相结合可构成高精度、低成本的 A/D转换器。     

三阶1-1-1级联Σ-Δ调制器的设计及仿真

采用MASH结构,设计了一款三阶(1-1-1)级联Σ-Δ调制器;讨论了各个模块的增益系数,设计了数字校正电路,并运用Matlab/Simulink对调制器进行了行为级仿真.当输入信号带宽为20 kHz,过采样比为64时,仿真模型得到87.7 dB的信噪比,精度为14.28位.与其他结构的调制器相比,该调制器更加稳定,动态范围更大,可应用于处理音频信号的A/D转换器.     

一种基于映射结构的新颖A/D转换器的研究和仿真

本文研究了一种新型的混沌A/D转换器,这是一种基于非线性映射结构的非流水式ADC,并提出基于开关电容的ADC电路设计.理论分析和实验仿真表明本文所提出的A/D转换器克服了流水结构A/D变换器多级之间的增益匹配和每级中A/D和D/A变换之间的匹配等主要影响精度的设计问题,具有对噪声干扰不敏感等特性,降低了对部分元器件的精度等要求,可能为高速高精度A/D转换器的设计提供一种新的途经.     

一种用于16位Σ-Δ A/D转换器的跨导放大器

介绍了一种采用0.5μm CMOS工艺的轨到轨输入共栅共源带输出阻抗增强结构的跨导放大器电路。该放大器用在一个8倍过采样率,输出速率500 kps的16位二阶Σ-Δ加流水线型结构的A/D转换器中,位于Σ-Δ环路的第一级,完成过采样、相减求差和残差放大的功能,是整个A/D转换器的重要模拟电路单元。在5 V电源电压下,该放大器的仿真结果为直流增益大于90dB,单位增益带宽大于100 MHz,相位裕度大于75°。     

应用于SC-UWB收发机的CMOS射频接收前端电路设计

设计了应用于单载波超宽带（SC-UWB）无线收发机中的CMOS射频接收前端电路. 该前端电路采用直接变频结构,包含一个差分低噪声放大器（LNA）、一个正交混频器和两个中频放大器。其中,LNA采用源级电感负反馈结构.首先给出了该类型LNA中输入匹配带宽关于栅源电容、工作频率及匹配目标值的表达式 然后考虑到栅极片上电感、键合电感及其精度,提出了在增益和功耗约束下的噪声因子优化策略。该LNA利用两级放大级的不同谐振点实现了7.1~8.1GHz频段上的平坦增益,并具有两种增益模式来改善接收机动态范围. 正交混频器采用折叠式双平衡吉尔伯特结构. 该射频前端电路采用TSMC0.18um RF CMOS工艺设计,芯片面积为1.43 mm2. 在高、低增益模式下,测得的最大转换增益分别为42dB和22dB,输入1dB压缩点为-40dBm和-20dBm,S11低于-18dB和-14.5dB,中频3dB带宽大于500MHz. 高增益模式下双边带噪声因子为4.7dB. 整个电路在1.8V供电电压下功耗为65mW。     

10位100 MHz CMOS流水线A/D转换器

介绍了一种10位100 MS/s流水线A/D转换器的设计方法,采用增益提升技术,实现了增益为100 dB和单位增益带宽为1.2 GHz的高性能跨导运算放大器.改进了系统的延时单元,能够准确地锁存输出信号,减少噪声的影响.仿真结果表明,整个系统的有效位数提高了0.5位.整个系统基于TSMC 0.18 μm CMOS工艺进行仿真,结果表明,整个电路的各个工艺角在温度为-20℃～85℃下均能满足100 MHZ采样率流水线A/D转换器的要求.     

宽带CMOS可变增益放大器的设计

采用TSMC 0.18μm RF CMOS工艺设计实现了一种对数增益线性控制型的宽带可变增益放大器.电路采用两级结构,前级采用电压并联负反馈的Cascode结构以实现良好的输入匹配和噪声性能;后级采用信号相加式电路实现增益连续可调.同时本文设计了一种新型指数控制电压转换电路,解决了射频CMOS电路中,由于漏源电流与栅源电压通常不为指数关系而造成放大器对数增益与控制电压不成线性关系的难题,实现了可变增益放大器的对数增益随控制电压呈线性变化.芯片测试结果表明,电路在1.8V电源电压下,电流为9mA,3dB带宽为430～2330MHz.增益调节范围为-3.3～9.5dB,最大增益下噪声系数为6.2dB,最小增益下输入1dB压缩点为-9dBm.     

基于LTC2753的数模转换器电路设计

介绍了Linear公司的双路电流输出的数模(D/A)转换器LTC2753的主要特性、电路结构及应用电路.并在此基础上设计了偏移量和增益调整电路.     

Σ-Δ调制器的非理想特性建模与验证

Σ-Δ调制器是常用于混合信号电路中的一个关键模块.基于一个的二阶低通调制器,对包括非理想开关、色噪声模型、非线性运放直流增益和多比特量化器中的电容适配在内的非理想效应,进行了分析和建模.该调制器在HJTC 0.18μm工艺下实现并进行了流片测试.通过对行为级仿真和实际测试数据的对比,验证了提出的高层次建模方法,可以准确高效地指导调制器系统级和电路级设计.     

用于RFID阅读器的低噪声高电源抑制比LDO

基于0.18 μm CMOS工艺,提出了一种为UHF RFID阅读器中VCO供电的低噪声、高电源抑制比LDO。根据LDO的基本结构,对噪声和电源抑制比进行了分析。采用两级结构,通过预调制级和低通滤波器来降低输出噪声,采用电源负反馈结构为带隙基准电路提供独立电源,并在功率输出级增加减法电路来提高电源抑制比。仿真结果表明,该LDO在100 kHz和1 MHz处的输出噪声分别为26 nV/Hz1/2和6.7 nV/Hz1/2,10 kHz和1 MHz处的PSRR分别为-82 dB和-71.6 dB。在3.3 V电源电压供电时,LDO消耗的静态电流为300 μA。     

2-4GHz波段低噪声放大器的仿真设计

利用pHEMT工艺设计了一个2-4GHz宽带微波单片低噪声放大器电路。本设计中采用了具有低噪声、较高关联增益、pHEMT技术设计的ATF-54143晶体管,电路采用二级级联放大的结构形式,利用微带电路实现输入输出和级间匹配．通过ADS软件提供的功能模块和优化环境对电路增益、噪声系数、驻波比、稳定系数等特性进行了研究设计。最终使得该LNA在2-4GHz波段内增益大于20dB,噪声小于1-2dB,输出电压驻波比小于2,达到了设计指标的要求。     

宽带CMOS可变增益放大器的设计

采用TSMC0.18μm RF CMOS工艺设计实现了一种对数增益线性控制型的宽带可变增益放大器,电路采用两级结构,前级采用电压并联负反馈的Cascode结构以实现良好的输入匹配和噪声性能;后级采用信号相加式电路实现增益连续可调,同时本文设计了一种新型指数控制电压转换电路,解决了射频CMOS电路中,由于漏源电流与栅源电压通常不为指数关系而造成放大器对数增益与控制电压不成线性关系的难题,实现了可变增益放大器的对数增益随控制电压呈线性变化,芯片测试结果表明,电路在1.8V电源电压下,电流为9mA,3dB带宽为430-2330MHz,增益调节范围为-3.3-9.5dB,最大增益下噪声系数为6.2dB,最小增益下输入1dB压缩点为-9dBm。     

图象中频通道用HA11215A集成电路

一、方框图和典型外围电路HA11215A是一种单片式图象中频通道集成电路.国产金星、福日和进口CTP-236D、CRP-450D等彩色电视机中都采用这种集成电路,其内部功能图与典型外围电路(以金星电视机为例)见图1.HA11215A具有增益高、噪声低、性能稳和功能全等特点.配合声表面波滤波器SAWF(型号为HW2043),能构成完整的图象中频通道.它的中放增益为62分贝,比TA7607/TA7611AP约高出12分贝,可不用前置放大器,仍能     

集成宽频Σ-Δ分数频率合成器的实现

提出了一种新型低噪声、宽跟踪范围的集成分数频率合成器.该合成器采用3位3阶Σ-Δ调制器和对数字信号进行粗调、对模拟信号进行微调的宽频开关电容阵列LC压控振荡器,其中,数字和模拟调谐控制信号由4位2级并行流水线A/D转换器产生.详细分析了该合成器的结构和实现电路,并采用0.25 μm CMOS工艺实现.测试结果显示,电路在偏离载波频率10 kHz处带内相位噪声为-86.2 dBc/Hz,在偏离载波频率2 MHz处的带外相位噪声为-130 dBc/Hz,且具有小于5 Hz的频谱分辨率.     

16位音频ADC非理想型Σ-Δ调制器的建模

对一款适于16位音频A/D转换器的Σ-Δ A/D调制器进行了系统级设计,考虑了影响调制器性能的各种非理想因素,建立了一整套噪声模型,并进行了仿真分析.将仿真结果与未考虑非理想因素的结果进行比较,可以看出,考虑了非理想因素的建模更能预测实际电路的性能,从而更好地为晶体管级电路设计做铺垫.     

一种低功耗10位流水线结构的CMOS A/D转换器的设计

本文设计了一种可满足视频速度应用的低电压低功耗10位流水线结构的CMOS A/D转换器.该转换器由9个低功耗运算放大器和19个比较器组成,采用1.5位/级共9级流水线结构,级间增益为2并带有数字校正逻辑.为了提高其抗噪声能力及降低二阶谐波失真,该A/D转换器采用了全差分结构.全芯片模拟结果表明,在3V工作电压下,以20MHz的速度对2MHz的输入信号进行采样时,其信噪失调比达到53dB,功率消耗为28.7mW.最后,基于0.6μm CMOS工艺得到该A/D转换器核的芯片面积为1.55mm2.