基于CPLD的面阵CMOS图像传感器的驱动时序设计

在分析LUPA300型面阵CMOS图像传感器驱动时序关系的基础上,设计了此面阵CMOS图像传感器的驱动时序.选用CPLD器件作为硬件设计平台,试验VHDL语言对驱动时序进行了硬件描述,采用Quartus Ⅱ对所设计的驱动进行了功能仿真,并针对ALTERA公司的EPM1270T144C5进行了RTL级仿真及配置.系统测试结果表明,所设计的驱动时序可以满足面阵CMOS图像传感器LUPA300的各项驱动要求.     

基于CPLD的CMOS APS驱动时序的设计

详细介绍了Photobit公司的PB-1024 CMOS APS图像传感器的驱动时序关系,提出了基于CPLD来实现CMOS APS图像传感器驱动控制电路的方法.系统选用美国Xilinx公司的XC9500系列CPLD作为硬件设计的开发平台,运用VHDL语言来实现对驱动电路的硬件描述,并采用Xilinx公司的Foundation软件对设计的驱动时序进行了仿真.测试与仿真结果表明所设计的驱动时序电路完全能够达到CMOS APS图像传感器的要求.     

基于FPGA的全帧CCD驱动设计

以加拿大Dalsa公司的全帧CCD图像传感器FTF4027M为例,在研究了全帧CCD结构和驱动时序的基础上,提出了基于现场可编程逻辑门阵列(FPGA)的驱动脉冲设计方法.选用FPGA作为硬件设计平台,使用VHDL语言对驱动时序发生器进行了硬件描述,采用Quartus Ⅱ 5.0对所设计的驱动时序发生器进行了仿真,针对Altera公司的FPGA器件EP1C3T144C8进行了适配.实验结果表明,设计的驱动电路可以满足其全帧CCD的各项驱动要求并且具有设计灵活、硬件调试简单的优点.     

基于CPLD的CMOS APS驱动时序的设计

详细介绍了Photobit公司的PB-1024CMOS APS图像传感器的驱动时序关系,提出了基于CPLD来实现CMOS APS图像传感器驱动控制电路的方法。系统选用美国Xilinx公司的XC9500系列CPLD作为硬件设计的开发平台,运用VHDL语言来实现对驱动电路的硬件描述,并采用Xilinx公司的Foundation软件对设计的驱动时序进行了仿真。测试与仿真结果表明所设计的驱动时序电路完全能够达到CMOS APS图像传感器的要求。     

基于CPLD的CMOS APS驱动时序的设计

详细介绍了Photobit公司的PB-1024CMOS APS图像传感器的驱动时序关系，提出了基于CPLD来实现CMOS APS图像传感器驱动控制电路的方法。系统选用美国Xilinx公司的XC9500系列CPLD作为硬件设计的开发平台，运用VHDL语言来实现对驱动电路的硬件描述，并采用Xilinx公司的Foundation软件对设计的驱动时序进行了仿真。测试与仿真结果表明所设计的驱动时序电路完全能够达到CMOS APS图像传感器的要求。     

基于CMOS图像传感器的多斜率积分模式

CMOS图像传感器由于器件本身的特点,相比CCD传感器,其动态范围较小。以CYPRESS公司生产的高性能CMOS图像传感器IBIS5-A-1300为研究对象,对其多斜率积分原理进行研究,提出了采用同步快门多斜率积分的方法来扩展CMOS图像传感器的动态范围。以FPGA+DSP为系统的硬件处理平台,给出了多斜率积分驱动时序的具体设计思路和方法,并在QuartusⅡ7.0环境下对所设计的驱动时序进行功能仿真。采用所设计的多斜率积分时序驱动,将CMOS图像传感器的动态范围由原来单斜率积分模式下的64 dB扩展到了90 dB。实验结果表明,采用多斜率积分模式可以实现动态范围扩展的要求。     

基于CPLD的高帧频CMOS相机驱动电路设计

依据Micron公司MI-MV13型高帧频互补金属氧化物半导体(CMOS)图像传感器驱动控制时序关系,设计了高帧频相机驱动控制时序.选用Actel公司复杂的可编程逻辑器件及其开发系统,并利用硬件描述语言实现了驱动时序及控制时序.实验表明,设计的控制驱动时序完全能满足图像传感器的要求.     

面阵CMOS图像传感器LUPA4000的驱动设计

介绍一种利用复杂可编程逻辑器件(CPLD)设计CMOS图像传感器驱动的设计方法。阐述Cypress公司生产的LUPA4000这款面阵CMOS图像传感器的结构、原理和性能。在软件方面给出驱动电路的时序设计思路;在硬件方面给出设计其外围驱动电路的方法。实验表明该图像传感器工作稳定可靠,电路具有集成度高、抗干扰能力强等优点。     

高帧频CMOS摄像机控制驱动时序的设计与实现

详细介绍了Photobit公司PB-MV13型高帧频CMOS图像传感器驱动控制时序关系,设计了高帧速摄像机驱动控制时序.选用Xilinx公司的复杂可编程逻辑器件及其开发系统,用硬件描述语言实现了驱动时序及控制时序.实验表明,所设计的控制驱动时序完全满足图像传感器要求.     

FPGA控制下面阵CCD时序发生器设计及硬件实现

在分析Sony公司ICX098BQ面阵CCD图像传感器驱动时序的基础上,对可调节曝光时间的CCD时序发生器及其硬件电路进行设计.选用FPGA器件作为硬件设计平台,使用VHDL语言对时序关系进行了硬件描述,采用QuARTUSⅡ8.0对所设计的时序发生器进行了功能仿真,并以Altera公司的可编程逻辑器件为核心进行硬件适配...     

高帧频CCD图像传感器驱动时序设计

针对某高帧频CCD可见光相机的设计要求,提出一种可行的驱动时序设计方法.采用Samoff公司的VCCD512H面阵CCD传感器.结合多通路数据传输的思路分析了传感器驱动时序关系,以Xilinx公司的FPGA芯片XQ2V3000作为时序发生器并实现数据缓存,从而实现了时序发生器与数据缓存的一体化设计.在Xilinx-ISE9.1i开发环境下采用VHDL语言编程,通过Modelsim SE6.2b实现仿真,结果满足设计要求.     

基于CPLD的面阵CCD图像传感器驱动时序发生器设计

在分析FTT1010-M型面阵CCD图像传感器驱动时序关系的基础上,设计了可调曝光时间的面阵CCD图像传感器驱动时序发生器.选用CPLD器件作为硬件设计平台,使用VHDL语言对驱动时序发生器进行了硬件描述.采用Quartus II对所设计的驱动时序发生器进行了功能仿真,并针对ALTERA公司的EPM7160SLC84-10进行了RTL级仿真及配置.系统测试结果表明,所设计的驱动时序发生器不仅可以满足面阵CCD图像传感器的驱动要求,而且还能够调节其曝光时间.     

KAI-2093型面阵CCD多模式驱动时序设计

针对某航空相机的设计要求,提出了一种可行的多模式驱动时序设计方法。采用柯达公司的KAI-2093行间转移型面阵CCD传感器,结合它的结构特点和双通道数据传输的思想分析了传感器驱动时序关系,提出了3种驱动模式:binning、no-binning和TDI模式。以Altera公司的FPGA芯片EP1C6Q240作为时序发生器并实现数据的缓存和拼接,从而实现了时序发生器与数据处理器的一体化设计。在QUARTUSII7.0开发环境下采用VHDL语言编程,通过Modelsim AE6.1b实现数据缓存器的仿真。实测结果表明,所设计的驱动时序满足KAI-2093的时序要求,binning模式下帧频可达60帧/s,120帧/s等,满足高速跟踪要求;no-binning模式下全帧输出帧频可达30帧/s;TDI模式下能保证CCD长时间工作而不影响成像质量,该设计方法提高了系统的集成度和抗干扰能力。     

基于FPGA的CCD驱动设计

以Atmel公司的面阵CCD-TH7888A图像传感器为例,在研究了CCD结构和驱动时序图的基础上提出基于FPGA的驱动脉冲设计方法和硬件电路实现。使用VHDL语言对驱动时序发生器进行了硬件描述,并采用Quartus5．0对设计的驱动时序发生器进行仿真。试验结果表明,涉及的驱动电路可以满足面阵CCD-TH7888A的各项驱动要求。     

基于FPGA的VGA显示函数信号发生器设计

提出了一种基于现场可编程门阵列(Field Programmable Gate Array,FPGA)的高精度视频图形阵列(Video Graphics Array,VGA)个性化显示函数信号发生器的整体设计方案.通过对传统信号发生器进行改进,再利用先进的直接数字式频率合成器(Direct Digital Synthesizer,DDS)波形发生理论,获得了较理想的信号输出.本设计充分发挥了FPGA大逻辑门容量、超高精准时钟的特点.在软件编程过程中扩展了VGA个性化显示、参数掉电存储等功能.硬件电路则主要采用超高精准度的DAC902U芯片和7阶的椭圆低通滤波器,以求达到最佳的模拟信号输出效果.     

基于FPGA的面阵CCD驱动电路的设计

介绍一种面阵CCD传感器TH7888A的原理和性能,分析其对驱动信号的时序要求,选用FPGA器件作为硬件设计平台,使用VHDL语言对驱动信号时序进行硬件描述,针对Xilinx公司的Spartan3系列芯片进行仿真及配置;选用LM117提供CCD所需的偏置电压,EL7212提供驱动。系统测试结果表明,该CCD驱动电路可以满足CCD的工作要求。     

基于FPGA和单片机的多通道同步触发信号发生器

介绍一种用于固态调制器的多路同步触发脉冲信号发生器。在单片机AT89S52和现场可编程门阵列(FPGA)的控制下,触发信号按多脉冲猝发模式高重复频率输出,并且每个子脉冲的脉宽、频率等参数均可单独实时调制。触发信号系统和高压功率系统之间采用光电同步隔离,降低了高压部分对低压部分的干扰。发生器具有操作方便,信号稳定,多路同步输出等特点。得到最多240路同步信号、最多4脉冲猝发的触发脉冲。