共查询到18条相似文献,搜索用时 828 毫秒
1.
2.
3.
低采样速率ADC仍然采用逐次逼近(SAR)、积分型结构以及最近推出的过采样∑△ADC,而高采样速率(几百MSPS以上)大多用闪速ADC及其各种变型电路。然而,最近几年各种各样的流水线ADC已经在速度、分辨率、动态性能和功耗方面有了很大的提高。对于几Msps到100Msps的8位高速和16位低速模数转换器(ADC),流水线已经成为最流行的模数转换器结构,它可以涵盖很广的应用范围,包括CCD成像、超声成像、数字接收、基站、数字视频(如 相似文献
4.
文章简要地介绍了高速ADC电路性能评估系统的整体设计方案、系统的硬件设计以及PC应用软件的设计方法。评估系统硬件包括ADC电路评估板、数据采集子板、PCI-E采集卡三块子板,并分别阐述了各子板的功能框图、结构组成和设计要点。系统应用软件采用图形化显示界面,经实际使用表明,该高速ADC电路评估系统结构灵活、性能稳定可靠,方便更换不同的ADC评估板来测试不同的ADC电路,既可用于分辨率为8-16bit、采样频率500MHz以内的高速ADC电路性能评估,也可以用于多达64通道、125M的高速数据采集。 相似文献
5.
John Ardizzoni 《电子与电脑》2009,(12):79-85
身为应用工程师,我们一直不断地提出有关于利用差动输入驱动ADC(高速模拟数字转换器)的各种问题。事实上,挑选正确的ADC驱动器与组态设定可能是极具挑战性的。为了要让耐用的ADC电路之设计能够更为简单,我们编写了一整组常见的"道路危险"以及解决方案。在本文里面,实际驱动ADC的电路:ADC驱动器、差动放大器、或是diffamp等不同的名称,乃是以具有处理高速信号的能力为假设。 相似文献
6.
高速ADC采集系统电路设计的考虑及分析 总被引:1,自引:0,他引:1
高性能ADC采集系统前端电路的设计及ADC本身固有的特点对系统性能的影响至关重要,优化高速采样系统设计取决于很多因素,包括应用性质、系统组成和ADC的结构,本文主要介绍了使用放大器或变压器作为ADC前端电路以及ADC芯片固有特点对系统性能的影响分析。 相似文献
7.
该文依据多级比较原理,建立了ADC功耗-速率优值模型。基于比较器数目最优算法,推导出多级ADC最优比较器数目,并提出多级ADC功耗-速率优值参数,从而得到可实现小功耗、高转换速率的多级ADC优化结构。以10位精度ADC为例,系统级仿真结果表明:多级ADC中的三级Pipelined结构可将全Flash ADC功耗降低到最小,而保持相同的转换速率;同时理论验证了以两步式结构实现多级ADC优于其他多步式结构。该优值模型可应用于高速、高精度ADC系统结构优化。 相似文献
8.
基于国际公开发表的逐次逼近型A/D转换器(SAR ADC)技术论文,总结了不同架构下高性能SAR结构A/D转换器的技术特点。分析了SAR ADC中主要模块的关键技术,包括高速高线性采样开关技术、高速低功耗比较器技术、高速旁路SAR逻辑技术,以及相关技术在电路级实现时需要考虑的因素。针对SAR ADC的主要模块,介绍了近年来新技术的改进方法。这些高性能低功耗SAR ADC新技术及发展动态的综述对设计者可提供有益的帮助。 相似文献
9.
一、概述随着计算机、通信和多媒体技术的飞速发展,全球高新技术领域数字化进程的不断推进,模数转换器(ADC)有了长足进步,出现了许多采用新工艺、新结构的高性能ADC。纵观ADC的发展历程,面临新世纪的ADC正朝着低功耗、高速和高分辨率的方向发展。ADC的分辨率越高(位数越多),需要转换的时间就越长,转换速率就越低。因此ADC的分辨率和转换速率两者总是相互制约的。为满足现代高新技术领域的需求,在发展高速ADC的同时兼顾高分辨率,在发展高分辨ADC的同时兼顾高速。在此基础上,还要考虑功耗、体积、便捷、多功能、与计算… 相似文献
10.
11.
针对高速ADC数字下变频中的实时滤波需求,设计了一种基于ASIC的并行流水线级联半带滤波器。首先根据ADC输出数据速率远高于DSP处理能力的工程问题设计了可以实现16、8、4、2倍抽取的四级级联结构,然后在传统串行滤波器基础上进行了4路并行流水线结构理论推导,该方法降低了运算速度,能够实现高速数据实时处理。在此基础上采用Verilog HDL实现了RTL级描述并采用65 nm CMOS工艺成功流片,仿真和测试结果显示,设计的滤波器能够在保证计算精度的同时实现1 GHz高速采样数据的实时滤波及16、8、4、2倍抽取。 相似文献
12.
为了设计出满足高端仪器仪表、电子通信设备等应用需求的高速高精度模数转换器(Analog-to-Digital Converter,ADC),提出了一种精度为18 bit、采样率为20 MS/s的流水线ADC架构。使用Verilog-A语言对每一级流水级中的子模数转换电路(Sub-Analog-to-Digital Converter,Sub-ADC)、乘法数模转换电路(Multiplying Digital-to-Analog Converter,MDAC)等关键电路进行建模,进而搭建出该ADC的整体行为级模型,并基于Cadence的Spectre仿真平台进行仿真验证。在理想情况下,得到的有效位数(Effective Number of Bits,ENOB)为18.01 bit,信噪失真比(Signal to Noise and Distortion Ratio,SNDR)为110.44 dB,无杂散动态范围(Spurious Free Dynamic Range,SFDR)为122.41 dB,验证了所设计的流水线ADC的架构和行为级模型的正确性。在加入运放有限增益、电容失配等非理想因素后,该Verilog-A行为级模型也有效反映出非理想因素对电路性能的影响。将行为级模型与数字校准算法联合仿真,证明了所设计的数字算法能够有效降低非理想因素对电路性能产生的影响。 相似文献
13.
提出了一种在线实时检测评估高速A/D转换器(ADC)的单粒子效应的测试方法。基于该方法搭建了部分模块可复用的单粒子效应测试评估系统。系统由时钟生成模块、待测ADC模块、D/A转换器(DAC)转换输出模块、FPGA控制模块与上位机模块构成。对待测ADC模块进行重构,可完成对不同ADC器件的测试评估,提升了模块可复用性和测试效率。该系统通过监测电源引脚的电流变化、ADC内部寄存器值翻转情况、经过高速DAC转换输出的模拟波形,可实时测试评估ADC器件的单粒子锁定(SEL)、单粒子翻转(SEU)、单粒子瞬态(SET)、单粒子功能中断(SEFI)等效应。基于该系统对自主研发的具有JESD204B接口的12位2.6 GS/s高速ADC进行了单粒子效应试验。试验分析表明,该系统能准确高效评估高速ADC器件的单粒子效应。 相似文献
14.
15.
EV8AQ160型ADC在2.5 Gsps双通道高速信号采集系统中的应用 总被引:1,自引:0,他引:1
针对某高速实时频谱仪中的高速模数转换器(ADC)的应用,基于信号采集系统硬件平台,介绍了一种最大采样率可达5 Gbps的高速8位A/D转换器EV8AQ160。该器件内部由4路并行的ADC构成,各路ADC可并行工作也可交错工作。详细描述了EV8AQ160在交错模式下的工作原理,介绍了其在某双通道高速信号采集系统中的应用,给出了EV8AQ160与Xilinx公司Virtex-6 FPGA的接口设计方案以及系统结构框图,并用ISE的在线逻辑分析仪(ChipScope Pro)测试了ADC性能。把ADC输出的数据存储在DDR3中,然后进行FFT变换,进而分析ADC的信噪比及有效位数,实测表明整体指标达到设计要求。 相似文献
16.
对一种流水线型模数转换器(ADC)的时序电路进行了改进研究。改进时序延长了余量增益单元MDAC部分加减保持相位的时长,可以在不增加功耗与面积的情况下,将一种10位流水线型ADC在20 MS/s采样率下的有效位(ENOB)从9.3位提高到9.8位,量化精度提高了5%;将该ADC有效位不低于9.3位的最高采样率从21 MS/s提高到29 MS/s,转换速度提高了35%。ADC的采样频率越高,改进时序带来的效果越显著。该项技术特别适用于高速高精度流水线型ADC,也为其他结构ADC的高速高精度设计提供思路。 相似文献
17.
A method for realizing high-speed algorithmic analogue-to-digital converter (ADC) is presented in this paper. The realization method based on the proposed absolute function circuit, which performs a low-distortion in the transfer characteristic, is utilized. The proposed ADC is simple, small in size and suitable for implementing a high-resolution ADC. Performances of the proposed circuit are discussed in detail and confirmed through Cadence Spectre simulation results. 相似文献
18.
Deguchi K. Suwa N. Ito M. Kumamoto T. Miki T. 《Solid-State Circuits, IEEE Journal of》2008,43(10):2303-2310
A 6-bit 3.5-GS/s flash ADC is reported. A load circuit with a clamp diode and a replica-biasing scheme is developed for low-voltage and high-speed operation. An acceleration capacitor is introduced for high-speed overdrive recovery of a comparator. An averaging and interpolation network is employed in this ADC. The interpolation factor is optimized considering random offset, active area, and systematic offset to realize low offset and small active area. The ADC is fabricated in a 90-nm CMOS process and occupies 0.15 mm2. It consumes 98 mW with a 0.9-V power supply. With Nyquist input, SNDR and SFDR at 3.5 GS/s are 31.18 dB and 38.67 dB, respectively. 相似文献