温度补偿的30nA CMOS电流源及在LDO中的应用

设计了一种新型的用于低功耗LDO线性稳压器的CMOS高精度参考电流源.通过亚阈值设计方法得到30nA与电源电压无关的基准电流.利用MOS管寄生二极管反向电流的高温特性,对各支路的镜像电流进行了温度补偿,在-40～130℃范围内的30nA的基准电流精度从±1.5nA提高到±0.9nA.用这种参考电流源设计的LDO的静态电流在-40～130℃范围时减小到4μA.用Cadence公司的Spectre软件以及CSMC的0.5μm CMOS混合信号模型对电路进行了仿真与芯片设计.芯片测试结果验证了以上设计.     

温度补偿的30nA CMOS电流源及在LDO中的应用

设计了一种新型的用于低功耗LDO线性稳压器的CMOS高精度参考电流源.通过亚阈值设计方法得到30nA与电源电压无关的基准电流.利用MOS管寄生二极管反向电流的高温特性,对各支路的镜像电流进行了温度补偿,在-40～130℃范围内的30nA的基准电流精度从±1.5nA提高到±0.9nA.用这种参考电流源设计的LDO的静态电流在-40～130℃范围时减小到4μA.用Cadence公司的Spectre软件以及CSMC的0.5μm CMOS混合信号模型对电路进行了仿真与芯片设计.芯片测试结果验证了以上设计.     

0.35μm SOI CMOS器件建模技术研究

介绍了SOI技术的优势和器件建模的意义.针对0.35μmSOI CMOS工艺的开发,设计了用于建模的测试芯片.对于SOIMOSFET中存在的自加热等寄生效应设计了参数提取的流程,并设计了相应的测试方法.在得到所需的测试数据后,采用局部优化方法进行参数提取.最后通过模型仿真结果和测试数据的比较证明了建立的0.35μm SOI CMOS模型有较高的精度.     

一种低功耗高动态范围的915MHz无源射频标签

设计了一种适用于NCITS-256-1999协议的915MHz无源射频只读标签.芯片具有低功耗、高动态范围的特点.1.6V电源电压下模拟前端的静态工作电流为1.6μA,芯片正常工作所需要的最小射频信号输入功率为45μW.芯片在0.18μm CMOS工艺下流片验证,测试结果表明,芯片能够很好地满足设计要求.     

一种低功耗高动态范围的915MHz无源射频标签

设计了一种适用于NCITS-256-1999协议的915MHz无源射频只读标签.芯片具有低功耗、高动态范围的特点.1.6V电源电压下模拟前端的静态工作电流为1.6μA,芯片正常工作所需要的最小射频信号输入功率为45μW.芯片在0.18μm CMOS工艺下流片验证,测试结果表明,芯片能够很好地满足设计要求.     

一种基于固定关断时间的LED驱动芯片设计

设计了一种降压型恒流LED驱动芯片,采用PFM模式控制,可支持7～40V的宽输入电压,内部功率管具有固定的关断时间,其开关频率最高可达1 MHz,效率高达90％以上.该芯片可支持线性调光和PWM调光,并且具有过温保护、过流保护和欠压保护等功能,具有较高的稳定性.采用上华0.5μm BCD 40 V工艺,完成了芯片的设计、仿真和版图布局.     

基于动态元件匹配的CMOS集成温度传感器设计

利用CMOS工艺下衬底型双极晶体管的温度特性,设计了一种精度较高的温度传感器.动态元件匹配的应用很好地解决了由于集成电路工艺误差引起的不匹配对温度传感器性能的影响.采用CSMC 0.5μm混合信号工艺仿真,结果显示,该温度传感器精度是0.15℃,线性度是0.15%.多个芯片实测结果表明:温度传感器精度小于0.6℃,线性度小于0.68%,功耗为587μW,芯片面积为225μm×95μm,输出为模拟电压信号,便于采集,为后端处理和应用提供方便.     

基于动态元件匹配的CMOS集成温度传感器设计

利用CMOS工艺下衬底型双极晶体管的温度特性,设计了一种精度较高的温度传感器.动态元件匹配的应用很好地解决了由于集成电路工艺误差引起的不匹配对温度传感器性能的影响.采用CSMC 0.5μm混合信号工艺仿真,结果显示,该温度传感器精度是0.15℃,线性度是0.15%.多个芯片实测结果表明:温度传感器精度小于0.6℃,线性度小于0.68%,功耗为587μW,芯片面积为225μm×95μm,输出为模拟电压信号,便于采集,为后端处理和应用提供方便.     

用于0LED显示驱动芯片的双端口SRAM设计

详细描述了一种集成在OLED显示驱动芯片中的双端口SRAM设计.从电路和版图两方面对SRAM的核心部分进行了详细描述,并且设计了一种用于灰度0LED显示驱动芯片的132×64×6 bit的双端口SRAM.基于0.35μm CMOS工艺进行了芯片流片及测试,得到了正确的测试结果并已成功应用于一款OLED显示驱动芯片中.     

高速单片数字相关器VLSI结构研究

提出了一种高速单片数字相关器VLSI结构设计方法,结合扩频解扩芯片的实际需要,设计了包含16路数字相关器、集成规模达20万门的试验芯片,采用0.5μm三层金融CMOS工艺制造,测试表明,在3.3V工作电压和60MHz工作频率下,芯片的各项性能均达到设计要求。     

具有精确恒定跨导偏置电路的Gm-C滤波器

改进了一种精确恒定跨导偏置电路,通过对电流和晶体管尺寸的设计使主电路跨导恒等于外接高精度电阻跨导,与传统结构相比具有更高的精度.将该偏置电路应用于无线传感网芯片中9阶Gm-C椭圆低通滤波器的设计,使该滤波器省去了片上调谐电路的设计,在降低功耗的同时提高了精度,节省了面积.设计基于SMIC 0.18μm 1.8 V 1P6M CMOS工艺,芯片面积仅为0.9 mm×0.22 mm,测试结果表明,该滤波器的截止频率与设计值相差在1%以内,输入噪声电压小于25 nV/√Hz,消耗电流仅为0.9 mA,满足无线传感网节,点芯片的要求.     

铅酸蓄电池充电与保护IC的分析与设计

目前,蓄电池的充电管理及保护控制器大多使用单片机和分立元件构成,电路复杂、功耗大、成本高,在很多应用场合受到限制。为了解决这些问题,设计了集蓄电池充电和保护功能于一体的单片IC,它既可以对免维护铅酸蓄电池实现浮充充电,也可以起到过充、过放、过流保护作用。芯片采用CSMC 0.6μm CMOS工艺实现,用Cadence公司的Spectre工具进行电路的设计和仿真。结果表明,芯片的功能及指标基本达到了设计要求。     

相变存储器驱动电路的设计与实现

介绍了一种新型的相变存储器驱动电路的基本原理,设计了一种依靠电流驱动的驱动电路,整体电路由带隙基准电压源电路、偏置电流产生电路、电流镜电路及控制电路组成.该结构用于16Kb以及1 Mb容量的相变存储器芯片的设计,并采用中芯国际集成电路制造(上海)有限公司的0.18μm标准CMOS工艺实现.该驱动电路通过Hspice仿真,表明带隙基准电压、偏置电流均具有较高的精度,取得了良好的仿真结果,在16 Kb相变存储器芯片测试中,进一步验证了以上仿真结果.     

一种带封装及ESD保护电路的低噪声放大器设计

研究了封装以及ESD保护电路对低噪声放大器的性能影响。通过详尽推导电感负反馈共发射极低噪声放大器的输入阻抗、跨导、电压增益以及噪声系数的表达式，讨论并设计了一个应用于超高频接收芯片的低噪声放大器。芯片采用低成本的0．8μm BiCMOS工艺实现，封装形式为SOIC28。经过测量，所得到的参数与讨论及仿真值很好吻合，验证了设计以及优化方法的正确性。     

一种适用于射频电子标签的低电压低功耗振荡器

提出了一种适合射频电子标签应用的振荡器设计方法.针对低电压低功耗的要求,选择了比较简单的振荡器结构,通过调节电流的方法来调节振荡器的输出频率.输出电流与电源无关的偏置电路设计保证了振荡器输出频率的稳定,低功耗的二进制权电流电路提供了很小的寄生参数、较高的电流精度和很小的芯片面积.芯片在Chartered 0.35μm CMOS工艺流片,电源电压为1.2～2V,环形振荡器消耗的平均电流约为6.5μA.     

一种以太网介质访问控制器芯片的设计与实现

完成了10/100(Mb/s)以太网介质访问控制器芯片的设计与实现,介绍了芯片的架构和主要模块的设计方法,给出了仿真结果.芯片采用0.25μm CMOS工艺流片,工作电压为2.5 V/3.3 V.测试表明,芯片性能完全符合IEEE802.3标准,达到了设计要求.     

CMOS双带低噪声放大器

描述了基于CMOS工艺的双带低噪声放大器的设计,其目的是用单个低噪声放大器取代双带收发机(如符合IEEE 802.11a和802.11b/g标准的WLAN)中的两个单独的低噪声放大器.讨论了输入功率和噪声的双带同时匹配以及负载对增益的影响.芯片的加工工艺是0.25μm CMOS混合及射频工艺.并总结和分析了芯片的测试结果.     

基于Astro的时钟树综合

时钟树综合是芯片后端设计至关重要的一环,时钟偏差成为限制系统时钟频率的主要因素。本文以一款TSMC0．25μm工艺的RISC微处理器芯片为例．介绍了使用Synopsys公司的P8LR工具Astro进行时钟树综合和优化的方法,并与Silicon Ensemble在综合后的时钟偏差上作了对比,结果显示使用前者比后者时钟偏差减小百分之十四以上。     

填充不流动胶的倒装焊封装中芯片的断裂问题

用断裂力学方法和有限元模拟分析了填充不流动胶芯片断裂问题.模拟时在芯片上表面中心预置一裂缝,计算芯片的应力强度因子和能量释放率.模拟表明,由固化温度冷却到室温时,所研究的倒装焊封装在填充不流动胶时芯片断裂临界裂纹长度为12μm,而填充传统底充胶时为20μm.模拟结果显示芯片断裂与胶的杨氏模量和热膨胀系数相关,与胶的铺展关系不大.焊点阵列排布以及焊点位置也会影响封装整体翘曲和芯片断裂.     

基于CMOS工艺的高线性度宽带放大器芯片设计

CMOS工艺具有显著的成本与集成优势,单片射频微波芯片成为当前研究的重点。本文设计了一种基于CMOS 0.18μm工艺的高线性度宽带放大器芯片,该放大器满足P波段、L波段及S波段射频综合(通信、雷达、电子战)系统应用。放大器芯片相对带宽达100%,整体性能良好,具有较高的增益,很高的线性度和饱和输出功率,良好的匹配特性,较低的噪声系数以及较好的反向隔离度。芯片具有较高的成本优势及实用价值,对于当前工艺节点有一定设计难度。本文分别对宽带放大器芯片中各个模块的设计进行了分析,并讨论了级间匹配及系统集成。通过芯片测试结果验证了理论分析的正确性及芯片的优越性。