共查询到20条相似文献,搜索用时 31 毫秒
1.
基于FPGA的PCI总线接口设计 总被引:1,自引:0,他引:1
论文介绍一种使用PCI宏核逻辑进行高效PCI接口设计的方法。该方法将PCI接口逻辑和PCI用户逻辑集成在一片FPGA里,可以对整个逻辑进行仿真调试,大大缩短了开发周期,提高了系统集成度和性能。文章重点介绍了PCI接口逻辑的结构原理,分析了时序设计的要点,并给出了一种典型应用的软硬件设计方案和仿真结果。 相似文献
2.
基于FPGA的PCI总线接口设计 总被引:5,自引:0,他引:5
本文介绍一种基于FPGA的PCI总线接口设计方法。该方法将PCI总线接口和PCI用户逻辑集成于一片FPGA中,并对整个逻辑进行仿真,使PCI总线接口与PCI用户逻辑结合得相当紧密,提高了系统的集成度和可移植性。文章结合ALTERA公司提供的64位TARGET接口宏核pci—t64的工作原理和结构,给出了一总线接口设计实例。 相似文献
3.
4.
何可 《数字社区&智能家居》2009,(16)
该文介绍一种简捷高效的PCI接口设计方法:使用PCI兆核(MegaCore)逻辑。PCI兆核逻辑与用户接口逻辑绑定在FPGA里,便于仿真和调试,大大缩短了电子工程师的开发周期,减少了成本。在这里我们主要介绍ALTERA的PCI兆核逻辑,特别是pci_mt64兆核逻辑的设计原理、时序分析与设计时需要注意的事项,最后应用于我们的系统--1Gbps64位PCI以太网卡接收器中。 相似文献
5.
何可 《数字社区&智能家居》2009,5(6):4322-4324
该文介绍一种简捷高效的PCI接口设计方法:使用PCI兆核(Megacore)逻辑。PCI兆核逻辑与用户接口逻辑绑定在FPGA里,便于仿真和调试,大大缩短了电子工程师的开发周期,减少了成本。在这里我们主要介绍ALTERA的PCI兆核逻辑,特别是pci_mt64兆核逻辑的设计原理、时序分析与设计时需要注意的事项,最后应用于我们的系统——1Gbps64位PCI以太网卡接收器中。 相似文献
6.
基于FPGA的PCI从接口设计 总被引:1,自引:0,他引:1
介绍一种使用PCIMegaCore在FPGA上实现PCI从接口的方法,该方法可以将PCI接口逻辑和用P逻辑集成在一片FPGA上,实现紧凑的系统设计。重点介绍Altera公司提供的PCI_t32 MegaCore的内部结构和外围信号,分析了PCI总线交易时序,给出使用有限状态机设计本地控制逻辑的方法,并进行了时序仿真,最后使用PCI接口调试软件PCItree对所设计的PCI板卡进行了性能验证。时序仿真和实验的结果表明所设计的PCI从接口符合PCI总线3.0规范。 相似文献
7.
介绍了一种带FPGA的PCI接口的应用及设计方法。叙述了Quick PCI系列中的32位Target接口芯片QLS030的原理及结构,分析了目标写时序,提出了基于QLS030的高速绘图机上PCI接口卡的设计方案。本设计将PCI接口和PCI用户逻辑集成在一片芯片里,可以对整个逻辑进行仿真测试,缩短了开发周期,提高了系统的集成度和性能。 相似文献
8.
9.
基于FPGA的PCI接口设计 总被引:4,自引:1,他引:4
介绍一种使用PCI硬核逻辑进行简单高效的PCI接口设计方法。该方法是在已固化PCI硬核逻辑的FPGA中,设计PCI用户逻辑。重点叙述了QL5030中PCI硬核逻辑的原理和结构,分析了时序设计要点。给出了设计实例和注意事项。 相似文献
10.
11.
介绍PCI总线的特点,对现有的PCI总线的接口设计方法进行分析;介绍PCI接口芯片CY7C09449PV的结构及其与数字信号处理器TMS320C32之间接口电路的设计,提出一种基于PCI和C32的数据采集与处理系统的设计方案。 相似文献
12.
介绍PCI总线的特点,对现有的PCI总线的接口设计方法进行分析;介绍PCI接口芯片CY7C09449PV的结构及其与数字信号处理器TMS320C32之间接口电路的设计,提出一种基于PCI和C32的数据采集与处理系统的设计方案. 相似文献
13.
嵌入式PCI总线主模式设计 总被引:1,自引:0,他引:1
针对PCI接口取代ISA接口的芯片发展趋势,给出了一种采用8位单片机80c51和PCI总线主控I/O加速器芯片PCI9054驱动PCI从设备的设计实例。介绍了PCI9054主模式的工作原理,采用可编程逻辑器件实现51单片机接口与PCI9054本地接口的信号转换.给出了逻辑实现方法和仿真图,提供了PCI总线配置操作的软件实例。采用该设计可以方便工业控制系统实现原有总线向PCI总线的升级,为工业控制系统驱动PCI接口芯片提供了技术支持。 相似文献
14.
用CPLD实现PCI总线目标接口 总被引:2,自引:0,他引:2
对PCI总线接口设计进行了综述,对目前实现PCI接口的两种方式(采用可编程逻辑器件和专用芯片)进行了性能及设计复杂程度的比较,提出了一种利用高速CPLD实现PCI总线目标接口的设计方案。 相似文献
15.
PXI Express是一种高数据带宽的总线,并拥有多种高速差分时钟和触发信号;为了设计具有广泛适用性和易用性特点的PXIExpress接口,采用了高集成度、高性能的内嵌PCI Express IP硬核的FPGA作为本方案的核心控制芯片;PXI Express接口的逻辑部分采用了Qsys设计流程完成了针对各种不同应用情况,并具有不同功能和性能特点的接口逻辑子系统,以及相关IP核的设计;最后组建测试平台进行了测试,测试结果表明设计的PXI Express接口能正常工作。 相似文献
16.
介绍目前PCI总线接口的常用实现方法及其优缺点,提出了一种利用Xilinx公司的PCI软核来实现多处理机高速通信中PCI接口的方法。该方法采用紧凑设计思想,通过把PCI软核、先进先出数据缓冲器(FIFO)和收发器结合起来完整实现PCI接口通信功能,并实现在一个FPGA芯片中。该PCI接口结构紧凑工作可靠,容易扩展应用在多处理机间的高速通信中。 相似文献
17.
一种基于FPGA的PCI加密卡设计 总被引:1,自引:0,他引:1
利用FPGA设计实现了一种基于PCI总线接口的纯硬件加密卡,为PC机提供加密、签名等服务。对采用VHDL描述的PCI接口IP软核及其应用方法进行了分析;采用VHDL设计了3DES、MD5等算法模块,并设计了其与PCI接口IP核之间的通信控制模块;利用QuartusⅡ进行仿真、综合后,下载到加密卡上的FPGA配置芯片,将上述各个模块集成在一片FPGA上予以实现;最后,采用VC++为加密卡设计了驱动程序和测试程序,并对整个加密卡工作进行了功能测试。 相似文献
18.
19.
计卫东 《单片机与嵌入式系统应用》2005,(3):36-37,41
以CPLD为器件,采用VHDL语言,设计了51单片机与32位PCI总线以太网控制器RTL8029之间的接口逻辑,实现了8位单片机与32位以太网控制器之间的通信。 相似文献