一种基于SOC应用的Rail-to-Rail运算放大器IP核

采用上华0.6μm DPDM CMOS工艺,设计实现了一种基于片上系统应用的低功耗、高增益Rail-to-Rail运算放大器IP核．基于BSIM3V3 Spice模型,采用Hspice对整个电路进行仿真,在5V的单电源电压工作条件下,直流开环增益达到107.8dB,相位裕度为62.4°,单位增益带宽为4.3MHz,功耗只有0.34mW．     

一种高效率，高功率因素的分段式线性恒流LED驱动器

本文基于自适应分段式线性架构,提出了一种高效率、高功率因素的线性恒流LED驱动器。在输入电压变化时,该LED驱动器可根据分段LED电压降自动切换LED灯串,增加了LED被点亮的时间,在提高系统效率和功率因子的同时,还简化了系统设计。由于不需要电解电容和磁性元件,该LED驱动器可以实现小体积、长寿命和低成本。驱动器采用0.8μm 5V/40V HVCMOS 工艺完成了流片,有效面积为820×920μm2。测试结果显示：内部基准电压为500±7mV,标准偏差仅为4.629mV,因此输出电流将被精确设定。在220V,50Hz市电输入,三串LED灯串个数之比为47:17:16的情况下,系统实现了高达0.974的功率因素和93.4%的转换效率。     

一种基于动态阈值NMOS管的1．2V模拟乘法器

基于CSMC0．6μm DPDM CMOS工艺进行设计,利用4个动态闽值NMOS和2个有源电阻实现了一种1．2V低功耗模拟乘法器电路,既节省了输入晶体管数目,又节省了偏置晶体管和偏置电路．1．2V模拟乘法器的输入信号VinA的频率为5MHz,信号峰峰值为1．0V,输入信号VinB的频率为100MHz,信号峰峰值为0．5V时,输出信号Vout的峰峰值为0．35V,一次谐波和三次谐波的差值为40dB．1．2V模拟乘法器输出信号的频带宽度为375MHz,平均电源电流约为30μA,即动态功耗约为36μw,适合于便携式电子产品和带宽要求不太高（400MHz以下）的场合．     

高速ADC(模拟数字转换器)结构设计技术

系统分析了当前主流的FLASHADC、折叠式ADC、流水线ADC等各种高速ADC的结构,比较各种结构之间的优缺点,阐述了高速ADC结构的发展趋势。     

一种液晶显示器驱动电路的设计

介绍了一种液晶显示驱动电路.该电路将逻辑电压信号转变成LC驱动电压,并选择基于FR信号和!DISPOFF信号的四级电位(V0,V2,V3,V5)的其中之一到输出管脚.     

应用于压电能量获取系统的超低电压整流器

本文提出了一种应用于压电能量获取系统的高效超低电压整流器。这是通过利用衬底和栅极相连的DTMOS管实现动态控制阈值电压实现的。此外,我们使用输入供电来代替输出供电,这样减少了功率损耗,从而增加了能量转换效率。基于中芯国际0.18μm标准CMOS工艺,仿真结果表明当输入电压为0.2V@100Hz,负载为50kΩ,电压转换效率和能量转换效率分别高达90.5%和95.5%。本文的工作频率为10Hz-1kHz。     

一种高性能BiCMOS差分参考电压源

采用电流求和结构,提出了一种高性能BiCMOS差分参考电压源,引入零反馈补偿技术有效提高了差分参考电压的电源抑制比,电流求和温度补偿技术保证了差分参考电压的高精度、低温漂．基于ASMC 0.35μm 3.3V BiCMOS工艺的仿真和测试结果表明,在低频和100MHz时,参考差分电压对电源噪声抑制比为78.1dB和66.7dB,对地线噪声抑制比为72.4dB和63.8dB,输出差分参考电压的平均温度系数为11×10^-6/℃,有效芯片面积为2.2mm²,功耗小于15mW,可应用于14位100MHz流水线模/数转换中．     

低压CMOS带隙电压基准源设计

在对传统典型CMOS带隙电压基准源电路分析和总结的基础上,综合一级温度补偿、电流反馈技术,提出了一种1-ppm/°C低压CMOS带隙电压基准源。采用差分放大器作为基准源的负反馈运放,简化了电路设计。放大器输出用作电路中PMOS电流源偏置,提高了电源抑制比(PSRR)。整个电路采用TSMC0.35μmCMOS工艺实现,采用HSPICE进行仿真,仿真结果证明了基准源具有低温度系数和高电源抑制比。     

基于System C的多处理器片上系统软硬件协同仿真

给出了基于SystemC的处理器片上系统(System On a Chip)的协同仿真的两种方法.并通过对系统的仿真,对两个方法进行了对比,给出了在仿真间隔时间、速度和其他性能之间的比较.对目前SOC的软硬件协同设计验证有一定的实际意义.     

基于Verilog-A行为描述模型的PLL系统设计

分析了模拟硬件描述语言Verilog-A的特点,介绍了一种基于Verilog-A HDL行为模型的模拟电路自顶向下设计方法。这种方法适用于片上系统(soc)模拟部分的设计。根据压控振荡器(VCO)和二阶无源低通滤波器(LPF)的数学模型,建立了它们基于Verilog-A的行为模型,并用该方法实现了包含中心频率为120MHz的VCO和截止频率为300．0kHz的LPF在内的电荷泵锁相环系统设计。最后利用Cadence Spectre仿真器对模型进行了验证及PLL系统级仿真。