PMOSFET's热载流子退化模拟及寿命评估的统一模型

对PMOSFET's几种典型器件参数随应力时间的退化规律进行了深入研究,给出了一个新的器件退化监控量,并建立了不同器件参数退化的统一模型.模拟结果和测量结果的比较表明,新的退化模型具有较高的准确性和较宽的适用范围.新的退化模型不但可以用于器件参数退化量的模拟,也可以用于器件寿命评估.     

衬底热空穴耦合的薄栅TDDB效应

通过衬底热空穴(SHH,Substrate Hot Hoel)注入技术,对SHH增强的薄SiO2层击穿特性进行了研究.与通常的F-N应力实验相比,SHH导致的薄栅氧化层击穿显示了不同的击穿特性.其击穿电荷要比F-N隧穿的击穿电荷大得多,栅氧化层的击穿电荷量与注入的空穴流密度和注人时空穴具有的能量以及栅电压有关.这些新的实验结果表明F-N应力导致的薄栅氧化层的击穿不仅由注入的空穴数量决定.提出了一个全新的衬底热空穴耦合的TDDB(Time Dependent Dielectric Breakdown)模型.     

一个新的pMOSFET栅电流退化模型

研究了最大栅电流应力(即pMOSFET最坏退化情况)下pMOSFET栅电流的退化特性.实验发现,在最大栅电流应力下,pMOSFET栅电流随应力时间会发生很大下降,而且在应力初期和应力末期栅电流的下降规律均会偏离公认的指数规律.给出了所有这些现象的详细物理解释,并在此基础上提出了一种新的用于pMOSFET寿命评估的栅电流退化模型.     

IC制造中真实缺陷轮廓模型的比较

本文对现有的IC制造中真实缺陷轮廓的建模方法进行了比较,得到了一些有意义的结果。该结果为进行有效的集成电路(IC)成品率预报及故障分析提供了有益的借鉴。     

VLSI容错设计研究进展(2)——功能成品率与可靠性的研究

带冗余的集成电路的成品率的估计对制造者来说是一个非常重要的问题。文中将集中分析和讨论带冗余的成品率模型和可靠性,给出了该领域研究进展的最新结果,并指出了进一步研究的方向和策略。     

VLSI3-维容错结构及其成品率分析

本文研究ＶＬＳＩ电路的ＮＰＩＲＡ结构及其成品率,分析间隙冗余阵列的（ｓ,８）类结构,提出最优的（ｓ,８）间隙冗余阵列的定义,同时给出了最优的（ｓ,８）间隙冗余的成品率的下界表示．     

DCTT统计最优化的进一步策略和方法＊

本文基于半无穷不可微最优化方法的框架和模型,提出了求解电路成品率极大的中心值设计,容差设计,调整设计及电路制造费用极小化为一体的统计最优化(DCTT)的求解方法及其策略。该方法不需要电路函数的凸性要求和构成可按受域的电路性能函数的半光滑假设。在引入抑制约束膨胀的策略后,该方法在确定性优化框架下可解决较大规模的统计最优化问题。为统计最优化的进一步发展开辟了一条新径。     

低频低噪声集成电路实现途径及方法

本文结合集成低频低噪声运算放大器XD1531的研究着重分析了集成电路在低频范围内降低噪声的途径和方法.其中包括电路结构、版图结构的设计以及工艺最佳方法.本文以降低表面引起的低频噪声(尤其是~1/f噪声)为基础,证明所采用方法对实现集成电路低噪声化是十分必要的.     

器件参数全域优化的填充函数方法

本文分析了目前器件参数优化所存在的问题。提出了采用填充函数方法实现对器件参数的全空间(全域)优化提取。该法能较好地满足不同非线性规划算法对初值的要求,并保证了目标函数的全域最优。本文还分析了影响参数优化唯一解的灵敏度因素,提出了对MOSFET器件参数优化的一些改进方法。