排序方式: 共有37条查询结果,搜索用时 15 毫秒
11.
随着MOS器件按比例缩小,MOS器件的可靠性问题正成为限制器件性能的一大瓶颈。作为可靠性研究的一个热点和难点,MOS器件栅介质可靠性的研究一直是学术界和工业界研究的重点。普遍认为,栅介质中的陷阱是引起栅介质退化乃至击穿的主要因素,对栅介质中陷阱信息的准确提取和分析将有助于器件性能的优化、器件寿命的预测等。针对几十年来研究人员提出的各种陷阱表征方法,在简单介绍栅介质中陷阱相关知识的基础上,对已有的界面陷阱和氧化层陷阱表征方法进行系统的调查总结和分析,详细阐述了表征技术的新进展。 相似文献
12.
随着非挥发性存储器(NVM)存储单元的特征尺寸进入20 nm节点,使用单层SiO2作为阻挡层的传统电荷俘获存储器结构性能上逐渐受到限制。基于阻挡层在存储器栅堆栈中的作用与基本要求,首先,指出单层SiO2作为阻挡层存在的主要问题,然后对高介电常数材料作为阻挡层时,其禁带宽度、介电常数、内部的缺陷密度以及退火工艺等方面对存储特性的影响进行了分析,同时对近年来研究较多的阻挡层能带工程进行了详细介绍,如SiO2和Al2O3的复合阻挡层结构、多层高介电常数材料的阻挡层结构等。最后,对目前研究进展中存在的问题以及未来的研究方向和趋势进行了总结和展望。 相似文献
13.
14.
利用电荷泵技术研究了4nm pMOSFET的热载流子应力下氧化层陷阱电荷的产生行为.首先,对于不同沟道长度下的热载流子退化,通过直接的实验证据,发现空穴陷阱俘获特性与应力时间呈对数关系.然后对不同应力电压、不同沟道长度下氧化层陷阱电荷(包括空穴和电子陷阱俘获)的产生做了进一步的分析.发现对于pMOSFET的热载流子退化,氧化层陷阱电荷产生分两步过程:在较短的应力初期,电子陷阱俘获是主要机制;而随着应力时间增加,空穴陷阱俘获作用逐渐显著,最后主导了氧化层陷阱电荷的产生. 相似文献
15.
16.
17.
18.
为改善数据保持干扰和编程干扰对NAND闪存可靠性的影响,提出了一种新的奇偶位线块编程补偿算法。该算法利用编程干扰效应来补偿由数据保持引起的阈值漂移,修复NAND闪存因数据保持产生的误码,提高了NAND闪存的可靠性。将该算法应用于编程擦除次数为3k次的1x-nm MLC NAND闪存。实验结果表明,在数据保持时间为1年的条件下,与传统奇偶交叉编程算法相比,采用该补偿算法的NAND闪存的误码降低了93%;与读串扰恢复算法相比,采用该补偿算法的NAND闪存的误码下降了38%。 相似文献
19.
将空气隙应用于逻辑器件后段金属互连线中可以有效降低互连线间的寄生电容,提升电路信号传输速度,但制备过程仍具有一定的困难。基于三维闪存(3D NAND)中后段(BEOL)W的自对准双重图形化(SADP)工艺,利用湿法刻蚀的方法在W化学机械平坦化(CMP)之后去除SiO_2介质层,然后再利用化学气相淀积(CVD)法淀积一层台阶覆盖率较低的介质在金属互连线层内形成空气隙。采用空气隙结构代替原来的SiO_2介质层可降低约37.4%的寄生电容,且薄膜的台阶覆盖率会进一步降低电容。TCAD仿真和电性能测试结果表明,采用该方法制备的空气隙结构可降低互连延迟。 相似文献
20.
首先介绍了嵌入式闪存器件的基本工作原理,并根据具体的技术特点和应用整理归纳出了嵌入式闪存器件的三种主流单元结构:单晶体管器件结构、分裂栅器件结构和选择晶体管加存储晶体管的两管器件结构,然后详细分析和比较了这三种器件结构的优缺点。接着进一步重点介绍嵌入式闪存器件近年来的最新发展,列举了传统浮栅器件在65 nm技术代的先进解决方案,并讨论了融合分立电荷陷阱存储概念的新型SONOS和纳米晶存储技术,介绍了该类型技术较之传统浮栅结构的突出优势以及目前的研究进展。最后,对嵌入式闪存技术在32 nm以下节点将遭遇的瓶颈以及进一步发展方向进行分析和展望,给出了可能的解决方案。 相似文献