模拟和混合信号系统的VHDL-AMS建模方法

VHDL—AMS语言为模拟和混合信号系统设计提供了统一的建模和模拟方法．介绍了VHDL—AMS语言支持的建模特征和基本语法元素，分析了基于该语言的模拟及混合信号系统建模方法方面的问题，包括模拟系统的守恒系统建模方式和信号流建模方式、系统方程与变量的对应关系以及混合信号机制．通过实例分析，验证了VHDL-AMS语言的功能和文中的建模方法．     

高速低功耗维特比译码器的设计与实现

提出了一种基于改进T 算法和回溯法的高速低功耗维特比 (Viterbi)译码器 该译码器采用了并行和流水结构以提高速度 ,减少了加 比 选模块中不必要的操作 ,并在回溯过程中采用了幸存路径复用的方法 ,为利用时钟关断技术降低系统功耗提供了可能 利用 0 2 5 μmCMOS工艺 ,成功地设计并实现了 (2 ,1,7)Viterbi译码器 ,其电路规模约为 5万等效门 ,芯片内核面积为 2 18mm2 ,译码速度可达 10 0MHz,而译码延迟仅为 32个时钟周期 ,可用于高速数字通信系统如DTV或HDTV等场合中     

低噪声CMOS运算放大器的优化设计方法

This paper presents and experimentally verifies an optimized design procedure for a CMOS low noise operational amplifier. The design procedure focuses on the noise performance, which is the key requirement for low noise operational amplifiers. Based on the noise level and other specifications such as bandwidth, signal swing, slew rate, and power consumption, the device sizes and the biasing conditions are derived. In order to verify the proposed design procedure, a three-stage operational amplifier has been designed. The device parameters obtained from the proposed design procedure closely agree with the simulated results obtained by using HSPICE.     

一种无电阻高电源抑制比的CMOS带隙基准源

提出一种输出低于1V的、无电阻高电源抑制比的CMOS带隙基准源(BGR).该电路适用于片上电源转换器.用HJTC0.18μm CMOS工艺设计并流片实现了该带隙基准源,芯片面积(不包括pad和静电保护电路)为0.031mm2.测试结果表明,采用前调制器结构,带隙基准源电路的输出在100Hz与lkHz处分别获得了-70与-62dB的高电源抑制比.电路输出一个0.5582V的稳定参考电压,当温度在0～85℃范围内变化时,输出电压的变化仅为1.5mV.电源电压VDD在2.4～4V范围内变化时,带隙基准输出电压的变化不超过2mV.     

SoC有限状态机优化验证方法研究

利用图论及数学规划方法分析并解决有限状态机验证路径的选择优化,提出一种在仿真验证方法中对SOC有限状态机验证路径进行优化的方法．在C＊Core提供的验证环境中,对其部分Golden File验证任务的有限状态机进行了优化处理,通过原方案的验证时间的对比,表明了该方法可以使用更短的时间有效解决有限状态机验证问题．     

一种基于CMOS工艺射频有源滤波器的设计

射频滤波器是无线通信系统的关键部件之一。本文根据射频SoC的需求,设计了一种基于Q-增强型射频有源CMOSLC型滤波器。该滤波器利用负阻抗增强电路品质因数,可有效地解决射频片上无源LC滤波器的品质因数偏低,插入损耗偏大的问题。该滤波器采用TSMC 0．18umCMOS工艺,当供电电压为1．8V,中心频率在2．142GHz时,-3dB带宽仅为36MHz。仿真结果表明,该滤波器正确有效,适于全集成。     

一种基于混沌的鲁棒低功耗真随机数发生器

提出了一种低功耗真随机数发生器,它基于简单的伯努利移位混沌映射,并通过对映射进行特殊扩展来保证在实际实现中保持鲁棒性.映射由开关电流技术实现,从而使其可以完全嵌入到片上密码系统中.采用流水线结构并用简单的异或电路来提高信息熵.该随机数发生器采用HJTC的0.18μm CMOS mixed signal工艺进行流片,并通过测试对其统计特性进行了分析.芯片功耗仅为1.42mW,输出比特率为10Mbit/s.     

一种基于混沌的鲁棒低功耗真随机数发生器

提出了一种低功耗真随机数发生器,它基于简单的伯努利移位混沌映射,并通过对映射进行特殊扩展来保证在实际实现中保持鲁棒性.映射由开关电流技术实现,从而使其可以完全嵌入到片上密码系统中.采用流水线结构并用简单的异或电路来提高信息熵.该随机数发生器采用HJTC的0.18μm CMOS mixed signal工艺进行流片,并通过测试对其统计特性进行了分析.芯片功耗仅为1.42mW,输出比特率为10Mbit/s.     

通过单扫描链的构造实现最小测试应用时间

在交迭测试体系＾「１，２」的基础上提出了一种利用二选一开关辅助扫描寄存器的排序、能够实现最小应用时间的单扫描链的构造方法，给出了单扫描链的构造规则。此外还分析了由于二选一开关的引入带来的硬件开销问题，提出了一个能够减少硬件开销的算法。     

基于程序执行轨迹的SoC硬件加速模块提取方法

程序执行轨迹（Program executions trace，以下简称trace）是程序执行过程的指令流信息的记录，trace完整地记录了程序执行过程中所执行指令的内容和顺序。对于大多数程序，少数几个较短的热trace决定了系统的总体性能。本文提出了基于程序执行轨迹提取加速模块的软硬件划分方法。利用热trace提取算法划分系统中关键的trace到硬件，使用分支断言构造原子执行单位，以较小的硬件代价获得较高的加速比。在本文实验中，与采用模拟退火算法的指令级细粒度划分相比，获得的性能平均高9．6％，最终结果硬件面积小29％。