基于一种新的时空编码技术的片上总线的低延迟低能耗设计

在深亚微米设计中,降低能耗和传播延迟是片上全局总线所面对的两个最主要设计目标.本文提出了一种用于片上全局总线的时空编码方案,它既提高了性能又降低了峰值能耗和平均能耗.该编码方案利用空间总线倒相编码和时间编码电路技术的优点,在消除相邻连线上反相翻转的同时,减少了自翻转数和耦合翻转数.在应用该总线编码技术降低总线延时和能耗的设计中,给出了一种总线上插入中继驱动器的设计方法,以确定它们合适的尺寸和插入位置,使得在满足目标延时和翻转斜率要求的同时总线总的能耗最小.该方法可用来为各种编码技术获得翻转斜率约束下的总线能耗与延时的优化折中.     

具有负反馈的分段曲率校正CMOS带隙基准源

提出了一种新型带有负反馈的分段曲率校正带隙电压基准源,该基准源的主要特色是利用温度相关的电阻比技术获得一个分段曲率校正电流,校正了一阶带隙基准源的非线性温度特性.该分段线性电流产生电路还形成了一个负反馈,以改善带隙基准源的电源抑制和线性调整率.测试结果表明:在2.6V电源电压下,该基准源在没有采用校正的条件下,在-50～125℃温度范围内实现了最大21.2ppm/℃温度系数,电源抑制比为-60dB.在2.6～5.6V电源电压下的线性调整率为0.8mV/V.采用中芯国际(SMIC)0.35μm5Vn阱数字CMOS工艺成功实现,有效芯片面积0.04mm2,其总功耗为0.18mW.该基准源应用于3,5V兼容的光纤接收跨阻放大器.     

一种无电阻高电源抑制比的CMOS带隙基准源

提出一种输出低于1V的、无电阻高电源抑制比的CMOS带隙基准源(BGR).该电路适用于片上电源转换器.用HJTC0.18μm CMOS工艺设计并流片实现了该带隙基准源,芯片面积(不包括pad和静电保护电路)为0.031mm2.测试结果表明,采用前调制器结构,带隙基准源电路的输出在100Hz与lkHz处分别获得了-70与-62dB的高电源抑制比.电路输出一个0.5582V的稳定参考电压,当温度在0～85℃范围内变化时,输出电压的变化仅为1.5mV.电源电压VDD在2.4～4V范围内变化时,带隙基准输出电压的变化不超过2mV.     

2.5Gb/s CMOS光接收机限幅放大器

采用SMIC 0.18μm CMOS工艺设计了光接收机限幅放大器.该放大器采用全差分结构,利用退化电容技术增加高频时放大器的等效跨导,并在Cherry-Hooper结构里引入有源电感反馈代替传统的电阻反馈来扩展带宽.Hspice仿真结果表明限幅放大器具有46dB的中频增益、3.2GHz带宽,当输入电压信号从3.6mVPP到1.7VPP变化时,50Ω负载线上的输出电压限幅在340mVPP,输出眼图稳定清晰.核心电路功耗20.431mW.     

一种基于TRC-LFSR结构的二维测试向量压缩设计

基于扭环计数器TRC和线性反馈移位寄存器LFSR,提出了一种可实现二维测试向量压缩的测试向量生成器．采用基于TRC的测试集嵌入技术实现测试向量集的垂直压缩,利用LFSR重播种技术实现测试向量集的水平压缩,从而显著地减少确定性测试向量集的长度和宽度．理论分析表明,采用该设计编码一个含有s_max个确定位的测试向量所需的LFSR长度从s_max+20减小到s_max+2,提高了编码效率．为了减少所需LFSR种子的个数,提出了一种有效的LFSR种子选择算法．这里,每个LFSR种子首先被解码成TRC种子,再由TRC种子产生2n²+n的测试向量．针对ISCAS89实验电路的实验结果表明,相对于现有的算法,采用该设计实现的测试电路,存储位数最大可减少69％,并且测试控制逻辑电路简单,可重用性好．     

低噪声CMOS运算放大器的优化设计方法

This paper presents and experimentally verifies an optimized design procedure for a CMOS low noise operational amplifier. The design procedure focuses on the noise performance, which is the key requirement for low noise operational amplifiers. Based on the noise level and other specifications such as bandwidth, signal swing, slew rate, and power consumption, the device sizes and the biasing conditions are derived. In order to verify the proposed design procedure, a three-stage operational amplifier has been designed. The device parameters obtained from the proposed design procedure closely agree with the simulated results obtained by using HSPICE.     

Overview of technology mapping

oroTechnoogymapping,an~tsectionofICde-signcycle,linkstwoendsofICdesign,andbridgesfogicdesignandPhysicaldesign.TeChnofgyInaPpingisusuallydefinedatlogiclevel.ThefollowingaredefinitionsqUotedfiDmreference[l]:GivenateChnologyindePendentmulti-levelfogicstIUctUre,acelllibop,inwhicheachcellimplementSaBooleanfunctionandischaraCterizedbytechnologydata(e.g.tndngconstraintS,fan-outconstIaintS),teChnoogyrnappingistheProCessoftIansfndngthemulti-levellogicstrUctUreintoanedistoflibIarycellswhichre…     

国内外IP核标准发展状况

1.引言 上个世纪90年代初,由于集成电路制造技术和EDA工具的快速发展,芯片设计规模和设计复杂度急剧提高,出现了一批像ARM这样的专门为第三方公司提供可复用的集成电路模块的IP供应商.     

抗工艺漂移可编程带通滤波器的设计与优化

为了克服集成电路制造过程中工艺变化引起滤波器中心频率的漂移,设计了一个可编程校准的OTA-C带通滤波器电路.在Top-Down的设计过程中,提出了滤波器电路设计的高层次优化方法,该方法主要包括设计空间的行为描述、约束方程描述、确定优化目标及数学求解得到较优的设计.利用该方法设计了光信号处理器中带通滤波器的电路,并且主要优化了传递函数、可编程数字信号宽度及可编程电流源设计等.仿真结果表明,该滤波器的中心频率设计标准值为37.8 kHz,当工艺漂移引起中心频率±50%的变化时,可校准系数变化范围为199%~65.6%,能够满足可编程校准的要求.