排序方式: 共有84条查询结果,搜索用时 15 毫秒
71.
72.
设计了一种新结构InP/InGaAs/InP双异质结双极晶体管(DHBT),在集电区与基区之间插入n+-InP层,以降低集电结的导带势垒尖峰,克服电流阻挡效应.采用基于热场发射和连续性方程的发射透射模型,计算了n+-InP插入层掺杂浓度和厚度对InP/InGaAs/InP DHBT集电结导带有效势垒高度和I-V特性的影响.结果表明,当n+-InP插入层掺杂浓度为3×1019cm-3、厚度为3nm时,可以获得较好的器件特性.采用气态源分子束外延(GSMBE)技术成功地生长出InP/InGaAs/InP DHBT结构材料.器件研制结果表明,所设计的DHBT材料结构能有效降低集电结的导带势垒尖峰,显著改善器件的输出特性. 相似文献
73.
研究了20~50nm CMOS器件结构及其关键工艺技术,采用这些创新性的工艺技术研制成功了高性能42nm栅长CMOS器件和48nm栅长的CMOS环形振荡器.在电源电压VDD为±1.5V下,NMOS和PMOS的饱和驱动电流Ion分别为745μA/μm和-530μA/μm,相应的关态漏电流Ioff分别为3.5nA/μm和-15nA/μm.NMOS的亚阈值斜率和DIBL分别为72mV/Dec和34mV/V,PMOS的亚阈值斜率和DIBL分别为82mV/Dec和57mV/V.栅长为48nm的CMOS 57级环形振荡器,在1.5V电源电压下每级延迟为19.9ps. 相似文献
74.
75.
一种能够抑制部分耗尽SOI nMOSFET浮体效应的新型Schottkty体接触结构的模拟 总被引:1,自引:0,他引:1
提出了一种新型的Schottky体接触结构,能够有效抑制部分耗尽SOI nMOSFET的浮体效应.这种结构可以通过在源区形成一个浅的n+-p结和二次侧墙,然后生长厚的硅化物以穿透这个浅结的方法来实现.模拟结果表明这种结构能够成功抑制SOI nMOSFET中存在的反常亚阈值斜率和kink效应,漏端击穿电压也有显著提高.这种抑制浮体效应的方法不增加器件面积,而且与体硅MOSFET工艺完全兼容. 相似文献
76.
RF集成电感的设计与寄生效应分析 总被引:5,自引:0,他引:5
分析了体硅 CMOS RF集成电路中电感的寄生效应 ,以及版图参数对电感品质因数 Q的影响 ,并通过Matlab程序模拟了在衬底电阻、金属条厚度、氧化层厚度改变时电感品质因数的变化 ,分析了不同应用频率时版图参数在寄生效应中所起的作用 ,得出了几条实用的设计原则并进行了实验验证 ,实验结果与模拟值符合得很好 ,表明此模拟方法与所得结论均可有效地用于指导射频 (RF)集成电路中集成电感的设计 相似文献
77.
研制成一种台阶沟道直接注入(SCDI)器件,通过在沟道的中间制作一个浅的台阶来改变热载流子的注入方式,从而获得了高的编程速度和注入效率,降低了工作电压.并对SCDI器件结构和常规器件结构进行了模拟分析,提出了改进SCDI器件性能的优化方案. 相似文献
78.
79.
80.
采用 1.2 μm CMOS工艺技术制作出台阶沟道直接注入 (SCDI)快闪存储器件 ,该种器件具有良好的器件特性 .在 Vg=6 V,Vd=5 V的编程条件下 ,SCDI器件的编程速度是 4 2 μs,在 Vg=8V,Vs=8V的擦除条件下 ,SCDI器件的擦除速度是 2 4 m s.与相同器件尺寸的普通平面型的快闪存储器件相比 ,SCDI器件的特性得到了显著地提高 .在制作 SCDI器件的工艺中 ,关键技术是制作合适的深度和倾斜角度的浅的台阶 ,同时减少在制作 Si3N4 侧墙的刻蚀损伤 相似文献