KrF准分子激光移相光刻在HEMT栅加工中的应用

将KrF准分子激光无铬接触式移相光刻应用于深亚微米HEMT栅图形加工，自行设计、组装了一套实验系统，很好地解决了这一器件制作的关键工艺问题。分别采用石英版移相和衬底移相方式，可重复可靠地得到剖面陡直的（0．30—0．35）μm和（0．2—0．25）μm胶阴线条，这一工艺技术完全与现有器件工艺技术兼容，为HEMT深亚微米栅加工提供了一个新的可供选择的方法，文中还从计算机模拟角度对上述两种移相光刻方式作了分析。     

Flash器件中氧化硅/氮化硅/氧化硅的特性

对普遍采用的氧化硅/氮化硅/氧化硅(ONO)三层复合结构介质层的制备工艺及特性进行了研究分析,研究了ONO的漏电特性以及顶氧(top oxide)和底氧(bottom oxide)的厚度对ONO层漏电的影响.结果表明,采用较薄的底氧和较厚的顶氧,既能保证较高的临界电场强度,又能获得较薄的等效氧化层厚度,提高耦合率,降低编程电压.     

部分耗尽0.25μmSOI射频nMOSFET

结合多项用于深亚微米集成电路的新技术,提出了用于数GHz射频集成电路的SOI n MOSFET器件结构和制造工艺.经过半导体工艺模拟软件Tsuprem4仿真和优化,给出了主要的工艺步骤和详细的工艺条件.制作了0 .2 5 μm SOI射频n MOSFET器件,结构和工艺参数同仿真结果一致,测试获得了优良的或可接受的直流及射频性能     

一种能够抑制部分耗尽SOI nMOSFET浮体效应的新型Schottkty体接触结构的模拟

提出了一种新型的Schottky体接触结构,能够有效抑制部分耗尽SOI nMOSFET的浮体效应.这种结构可以通过在源区形成一个浅的n+-p结和二次侧墙,然后生长厚的硅化物以穿透这个浅结的方法来实现.模拟结果表明这种结构能够成功抑制SOI nMOSFET中存在的反常亚阈值斜率和kink效应,漏端击穿电压也有显著提高.这种抑制浮体效应的方法不增加器件面积,而且与体硅MOSFET工艺完全兼容.     

部分耗尽0.25μm SOI射频nMOSFET

结合多项用于深亚微米集成电路的新技术,提出了用于数GHz射频集成电路的SOI nMOSFET器件结构和制造工艺.经过半导体工艺模拟软件Tsuprem4仿真和优化,给出了主要的工艺步骤和详细的工艺条件.制作了0.25μm SOI射频nMOSFET器件,结构和工艺参数同仿真结果一致,测试获得了优良的或可接受的直流及射频性能.     

硅化物与GaAs肖特基接触的快速退火特性

本文对WSi_x,TiSi_x和PtSi_x与GaAs的肖特基接触进行了研究,比较了不同组分下这三种硅化物在快速退火和常规退火后的电阻率、与GaAs接触界面的热稳定性、化学稳定性及所形成肖特基结的电特性.结果表明:TiSi_x的电阻率仅约为WSi_x的1/3;WSi_(0.8)/GaAS界面和TiSi_2/GaAs界面均具有好的热稳定性和化学稳定性;PtSi_x/GaAs界面经500℃以上的热处理表现出热不稳定性.运用快速退火工艺,WSi_(0.8)及TiSi_2均可满足作为自对准GaAs MESFET栅极材料的要求.     

TiSi_x/GaAs肖特基接触的退火特性

本文对用分层电子束蒸发法形成的TiSi_x/GaAs的肖特基接触特性进行了研究,分析了不同组分下经快速退火和常规退火后TiSi_x的电阻率,与GaAs接触界面的热稳定性,化学稳定性及所形成肖特基结的电特性.结果表明:TiSi_21/GaAs界面在975℃、12秒快速退火下表现出好的热稳定性和化学稳定性,所形成的肖特基接触具有良好的电特性,在800℃、20分钟的常规退火下,界面处有Ti的堆积和某种界面化学反应.对于快速退火工艺,TiSi_2可满足作为自对准 GaAs MESFET栅极材料所要求的界面稳定性.     

具有应变沟道及EOT 1.2nm高性能栅长22nm CMOS器件

深入研究了亚30nm CMOS关键工艺技术，特别是提出了一种新的低成本的提高空穴迁移率的技术--Ge预非晶化S/D延伸区诱生沟道应变技术，它使栅长90nm pMOS空穴有效迁移率在0.6MV/cm电场下提高32%. 而且空穴有效迁移率的改善，随器件特征尺寸缩小而增强. 利用零阶劳厄线衍射的大角度会聚束电子衍射分析表明，在沟道区相应的压应变为-3.6%. 在集成技术优化的基础上，研制成功了高性能栅长22nm应变沟道CMOS器件及栅长27nm CMOS 32分频器电路（其中分别嵌入了57级/201级环形振荡器）, EOT为1.2nm,具有Ni自对准硅化物.     

A New Method for Optimizing Layout Parameter of an Integrated On-Chip Inductor in CMOS RF IC's

Analyzing the influence on Q factor, which was caused by the parasitic effect in a CMOS RF on-chip integrated inductor, a concise method to increase the Q factor has been ob tained when optimizing the layout parameter. Using this method, the Q factor of 7.9 can be achieved in a 5nH inductor (operating frequency is 2GHz) while the errors in inductance are less than 0.5 % compared with the aimed values. It is proved by experiments that this method can guarantee the sufficient accuracy but require less computation time. Therefore, it is of great use for the design of the inductor in CMOS RF IC's.     

SOI MOSFET寄生双极晶体管效应的研究

研究了硅膜掺杂浓度,厚度和硅化物厚度等工艺条件对SOIMOSFET寄生双极晶体管增益的影响。提高体区掺杂浓度、增加硅膜和硅化物厚度能够减小增益。原因是：①基区杂质浓度增加,减弱了发射极向基区注人多子,增强了基区向发射区的少子注入;②增加硅化物厚度会增加其横向扩展,减小发射极的注入效率。