浅谈施工单位如何进行投标统筹

投标工作是施工企业的核心工作之一,本文介绍了投标统筹工作内容,就此内容谈论施工企业进行投标统筹的方法和投标过程中应注意的事项.     

应变Si调制掺杂NMOSFET电子面密度模型

应变Si(Strain Si)调制掺杂NMOSFET量子阱沟道中电子面密度直接影响器件的开关特性.本文通过求解泊松方程,建立了应变Si调制掺杂NMOSFET量子阱沟道静态电子面密度模型,并据此建立了器件阈值电压模型,利用MATLAB软件对该模型进行了数值分析.讨论了器件结构中δ-掺杂层杂质浓度和间隔层厚度与电子面密度和阈值电压的关系,分析了器件几何结构参数和材料物理参数对器件量子阱沟道静态电子面密度和阈值电压的影响.随着δ-掺杂层杂质浓度的减小和间隔层厚度的增加,量子阱沟道中电子面密度减小,阈值电压绝对值减小.     

PNP型SiGe HBT的电流增益与Ge组分研究

在进行PNP型SiGe HBT的设计时，通过改变Ge组分而改变能带结构，而获得较高的电流增益。文章对基区中的Ge组分分布三种形式：三角形、梯形、矩形进行计算机模拟并进行结果分析，认为其它条件相同时，梯形分布的PNP SiGe HBT的放大系数最大，而且梯形和三角形随Ge的增大而增大，但是矩形分布在Ge组分增大到一定数值后开始减小，本文从能带结构和势垒角度对此进行讨论。     

pnp型SiGe HBT特性与Ge组分分布的相关性

在进行pnp型SiGe HBT的设计时,通过改变基区Ge组分改变能带结构,从而获得较高的电流增益和截止频率。本文就基区中Ge组分分布的三种形式:三角形、梯形、矩形进行计算机模拟并对结果进行讨论,发现其他条件相同时,梯形分布的pnp SiGe HBT的放大系数最大,而且梯形和三角形随Ge组分的增大而增大,但是矩形分布在Ge组分增大到一定数值后开始减小,而特征频率情况类似。     

3UCVD SiGe工艺的神经网络模型

介绍了用于生长SiGe材料的 3UCVD设备的简要情况。对 3UCVD工艺系统构建了神经网络模型 ;基于误差反向传播 (BP)学习算法设计了一种自动调整网络结构和训练精度的网络训练方法 ;利用 3UCVD工艺实验的数据样本编制程序 ,对数据样本进行了训练拟合 ;并利用训练后的网络进行了工艺预测 ,网络预测的结果和实验结果符合良好     

SiGe HBT传输电流模型研究

基于SiGe异质结双极晶体管(HBT)大信号等效电路模型,建立了SiGe HBT传输电流模型.重点考虑发射结能带的不连续对载流子输运产生的影响,通过求解流过发射结界面的载流子密度,建立了SiGe HBT传输电流模型.该模型物理意义清晰,拓扑结构简单.对该模型进行了模拟,模拟结果与文献报道的结果符合得较好.将该模型嵌入PSPICE软件中,实现了对SiGe HBT器件与电路的模拟分析,并对器件进行了直流分析,分析结果与文献报道的结果符合得较好.     

应变Sil-xGex/Si △i能谷附近色散关系的KP理论推导

基于对称性分析,应用KP微扰理论确定了应变Si1-xGex(0≤x<0.45)/(001),(111),(101)Si的△i能谷附近的色散关系.结果证明:应变Si1-xGx中的△i能级大小不同于弛豫Si-xGex的△1能级,而二者的横向、纵向有效质量(m*l,m*t)相同.△i和△1能级之差由形变势理论确定.最后,描述了双轴应变下外延层材料的导带带边特征.     

采用混合晶向实现PMOSFET迁移率提升了150%

本文提出了一种基于混合晶向硅材料的高性能PMOSFET 器件。采用硅玻键合、化学机械抛光、硅刻蚀和非选择性外延等方法,成功制作了集成有（100）和（110）晶向的混合晶向硅片。基于这种混合晶向材料,成功研制了沟道宽长比为50：8 的PMOSFET器件,器件测试结果表明：制作在（110）晶向上的PMOSFET 器件在低场条件下,电流驱动能力提高了50.7%,最大迁移率增加了150%,是当前见于报道的PMOSFET迁移率提升指标较高的一颗器件。     

基于SiGe虚拟衬底的低场迁移率提升140%的应变Si沟道NMOS器件 Cui Wei(崔伟)1,2,Tang Zhaohuan(唐昭焕)2, Tan Kaizhou(谭开洲)2, Zhang Jing(张静)2,

本文研究了一种应变SiGe沟道的NMOS器件,通过调整硅帽层、SiGe缓冲层,沟道掺杂和Ge组分变化,并采用变能量硼注入形成P阱的方式,成功完成了应变NMOS器件的制作。测试结果表明应变的NMOS器件在低场(Vgs=3.5V, Vds=0.5V)条件下,迁移率极值提升了140%,而PMOS器件性能保持不变。文中对硅基应变增强机理进行了分析。并利用此NMOS器件研制了一款CMOS倒向器,倒向器特性良好, 没有漏电,高低电平转换正常。     

三维CMOS集成电路技术研究

论述了三维集成电路(3DIC)的发展概况,介绍了近几年国外发展的各种三维集成电路技术,主要包括再结晶技术、埋层结构技术、选择性外延过生长技术和键合技术.并基于SiGe材料特性,提出了一种新型的Si-SiGe三维CMOS结构,即将第一层器件(Si nMOS)做在SOI(Si on insulator)材料上,接着利用SiO2/SiO2低温直接键合的方法形成第二层器件的有源层,然后做第二层器件(SiGe pMOS),最终形成完整的三维CMOS结构.与目前所报道的Si基三维集成电路相比,该电路特性明显提高.