CMOS毫米波低功耗超宽带共栅低噪声放大器

陈述了一个基于单端共栅与共源共栅级联结构的超宽带低噪声放大器(LNA).该LNA用标准90-nm RFCMOS工艺实现并具有如下特征:在28.5～39 GHz频段内测得的平坦增益大于10 dB;-3 dB带宽从27～42 GHz达到了15 GHz,这几乎覆盖了整个Ka带;最小噪声系数(NF)为4.2dB,平均NF在27 ～ 42 GHz频段内为5.1 dB;S11在整个测试频段内小于-11 dB.40 GHz处输入三阶交调点(IIP3)的测试值为+2 dBm.整个电路的直流功耗为5.3 mW.包括焊盘在内的芯片面积为0.58 mm×0.48 mm.     

（英）CMOS毫米波低功耗超宽带共栅低噪声放大器

本文陈述了一个基于单端共栅与共源共栅级联结构的超宽带低噪声放大器(LNA)。该LNA用标准90-nm RF CMOS工艺实现并具有如下特征：在28.5到39 GHz频段内测得的平坦增益大于10 dB;-3 dB带宽从27到42 GHz达到了15 GHz,这几乎覆盖了整个Ka带;最小噪声系数(NF)为4.2 dB,平均NF在27-42 GHz频段内为5.1 dB;S₁₁在整个测试频段内小于-11 dB。40 GHz处输入三阶交调点(IIP3)的测试值为 2 dBm。整个电路的直流功耗为5.3 mW。包括焊盘在内的芯片面积为0.58*0.48 mm2_。     

一种2.2~4 GHz高增益低噪声放大器

采用0.25 μm GaAs赝配高电子迁移率晶体管(pHEMT)工艺,设计并实现了一种应用于5G通信2.2~4 GHz频段的高增益共源共栅低噪声放大器(LNA)。通过将并联RC负反馈与共栅接地电容结合,不使用源极电感,实现了宽带高增益的LNA设计。测试结果表明,2.2~4 GHz频段增益大于24 dB,输出3阶互调(OIP3)为28 dBm,噪声系数(NF)小于0.78 dB,功耗为190 mW,芯片面积为(810×710) μm²。综合指标(FOM)为14.4 dB,与同类LNA相比具有一定的优势。     

一种0.13 μm SOI CMOS 2.4/5.5 GHz双频段LNA

基于Tower Jazz 0.13 μm SOI CMOS工艺,提出了一种应用于无线局域网的2.4/5.5 GHz双频段低噪声放大器(LNA)。该双频段LNA基于带源极电感的共源共栅结构,在放大管栅极与共源共栅管漏极之间增加负反馈电容,以改善5.5 GHz频段的阻抗匹配。工作频段的切换通过开关控制的电感电容匹配网络实现。SOI射频开关通过增加MOS管尺寸来减小导通时的插入损耗,并且保持较低的关断电容,使开关的引入对LNA性能的影响最小化。Cadence后仿真结果表明,在2.4 GHz频段范围内,S₂₁为10.3~10.7 dB,NF为2.1 ~2.2 dB,IIP3为5 dBm;在5.5 GHz频段范围内,S₂₁为9.7 ~11.8 dB,NF为2.4~2.9 dB,IIP3为14 dBm。     

2～5GHz宽带CMOS低噪声放大器设计北大核心CSCD

低噪声放大器（LNA）是无线通信系统的重要组成部分。采用TSMC 0.18μm互补金属氧化物半导体（CMOS）工艺,设计了一款能够满足LTE和802.11 b/g/e等多种无线通信应用标准的2~5 GHz的宽带CMOS LNA。为了实现宽带输入匹配与足够大的宽带功率增益,并在有限的功耗下获得较低的噪声系数,设计的LNA使用了两级电阻反馈、电流复用结构和噪声消除技术。后仿真结果表明,在1.5 V直流电源供电下,电路功耗仅9.03 m W,低噪声放大器芯片核心面积仅为0.76 mm×0.81 mm,在2~5 GHz频段内,噪声系数为2.46~2.73 d B,功率增益大于16.7 d B,输入输出反射系数均低于-10 d B。因此,所设计的低噪声放大器,性能优良,适用于低噪声、低功耗的宽带无线通信产品。     

具有带外抑制特性的Ka波段低功耗低噪声放大器

基于0.15μm GaAs赝配高电子迁移率晶体管(PHEMT)工艺,成功研制了一款30~34 GHz频带内具有带外抑制特性的低功耗低噪声放大器(LNA)微波单片集成电路(MMIC)。该MMIC集成了滤波器和LNA,其中滤波器采用陷波器结构,可实现较低的插入损耗和较好的带外抑制特性;LNA采用单电源和电流复用结构,实现较高的增益和较低的功耗。测试结果表明,该MMIC芯片在30~34 GHz频带内,增益大于28 dB,噪声系数小于2.8 dB,功耗小于60 mW,在17~19 GHz频带内带外抑制比小于-35 dBc。芯片尺寸为2.40 mm×1.00 mm。该LNA MMIC可应用于毫米波T/R系统中。     

5～10 GHz MMIC低噪声放大器

采用稳懋公司150 nm GaAs赝配高电子迁移率晶体管(PHEMT)工艺,设计了一款5 ～ 10 GHz单片微波集成电路(MMIC)低噪声放大器(LNA).该LNA采用三级级联结构,且每一级采用相同的偏压条件,电路的低频工作端依靠电容反馈,高频工作端依靠电阻反馈调节阻抗匹配,从而实现宽带匹配,芯片面积为2.5 mm×1 mm.测试结果表明,工作频率为5～10 GHz,漏极电压为2.3V,工作电流为70 mA时,LNA的功率增益达到35 dB,平均噪声温度为82 K,在90％工作频段内输入输出回波损耗优于-15 dB,1 dB压缩点输出功率为10.3 dBm,仿真结果与实验结果具有很好的一致性.     

基于GaAs PHEMT工艺的60~90GHz功率放大器MMIC

研制了一款60~90 GHz功率放大器单片微波集成电路(MMIC),该MMIC采用平衡式放大结构,在较宽的频带内获得了平坦的增益、较高的输出功率及良好的输入输出驻波比(VSWR)。采用GaAs赝配高电子迁移率晶体管(PHEMT)标准工艺进行了流片,在片测试结果表明,在栅极电压为-0.3 V、漏极电压为+3 V、频率为60~90 GHz时,功率放大器MMIC的小信号增益大于13 dB,在71~76 GHz和81~86 GHz典型应用频段,功率放大器的小信号增益均大于15 dB。载体测试结果表明,栅极电压为-0.3 V、漏极电压为+3 V、频率为60~90 GHz时,该功率放大器MMIC饱和输出功率大于17.5 dBm,在71~76 GHz和81~86 GHz典型应用频段,其饱和输出功率可达到20 dBm。该功率放大器MMIC尺寸为5.25 mm×2.10 mm。     

1.1 dB噪声系数的单片微波集成低噪声放大器

设计与实现了一款两级赝配高电子迁移率晶体管(PHEMT)单片微波集成电路(MMIC)低噪声放大器(LNA)。考虑到实际片上无源电感的性能(低Q值),最优噪声匹配往往不能获得最好的噪声性能,相反因为输入电感的存在会增加芯片的面积。设计旨在选择合适的输入晶体管,以免除输入电感的使用,减小芯片的面积。经过优化设计,芯片尺寸为0.8 mm×0.8 mm。测试结果表明,放大器在3.4~3.6 GHz频段内实现了1.1 dB的噪声系数以及25.8 dB的小信号增益,带内回波损耗最大值为-16.5 dB。在回波损耗小于-10 dB的范围内,电路带宽拓展到2.8~4.7 GHz,此时增益最小值为20 dB,噪声最大值为1.3 dB。     

一个基于65 nm CMOS工艺具有17.3 dB增益的47-67 GHz宽带低噪声放大器

报道了一个基于65 nm CMOS工艺具有17.3 dB增益的47-67 GHz宽带低噪声放大器（LNA）。文中首先阐述了毫米波电路的特征,并讨论了其设计方法。LNA的宽带输入匹配通过源极电感退化获得,这种结构在低GHz频段为窄带匹配,但由于栅漏电容Cgd的存在,在毫米波频段其进化为宽带匹配。为了使噪声系数（NF）最小化,LNA在第一级使用了共源（CS）结构而不是cascode结构,同时文中也探讨了噪声匹配的原理。LNA的后两级使用cascode结构以提高功率增益。对共栅（CG）晶体管中栅极电感的增益提升效应进行了分析。级间T形匹配网络用来提升电路带宽。所有片上电感和传输线都在3维电磁仿真工具中建模和仿真以确保成功的设计。测试结果显示LNA在60 GHz处取得最高的 17.3 dB增益,同时3-dB带宽为20 GHz（47-67 GHz）,涵盖所需要的59-64 GHz频段,并在62 GHz取得最低的4.9 dB噪声系数。整个LNA从1.2 V电源处吸收19 mA电流,芯片包括焊盘占用面积为900×550 μm2。     

一款130～140GHz MMIC低噪声放大器

基于90 nm栅长的InP高电子迁移率晶体管(HEMT)工艺,研制了一款工作于130 ～140 GHz的MMIC低噪声放大器(LNA).该款放大器采用三级级联的双电源拓扑结构,第一级电路在确保较低的输入回波损耗的同时优化了放大器的噪声,后两级则采用最大增益的匹配方式,保证了放大器具有良好的增益平坦度和较小的输出回波损耗.在片测试结果表明,在栅、漏极偏置电压分别为-0.25 V和3V的工作条件下,该放大器在130～ 140 GHz工作频带内噪声系数小于6.5 dB,增益为18 dB±1.5 dB,输入电压驻波比小于2:1,输出电压驻波比小于3:1.芯片面积为1.70 mm×1.10 mm.该低噪声放大器有望应用于D波段的收发系统中.     

1.5-6GHz增益和噪声系数稳定的两级超宽带CMOS低噪声放大器设计与性能模拟

 针对UWB应用设计实现了一个1.5-6GHz的两级CMOS低噪声放大器(LNA). 通过引入共栅(CG)和共源(CS)结构以获得宽范围内的输入匹配,采用电流镜和峰化电感进行电流复用,所提出的LNA实现了非常平坦化的功率增益和噪声系数(NF). 经标准0.18μm CMOS工艺实现后,版图后模拟结果表明在1.5-5GHz频率范围内功率增益(S21)为11.45±0.05dB,在2-6GHz频率范围内噪声系数(NF)为5.15±0.05dB,输入损耗(S11)小于-18dB. 在5GHz时,模拟得到的三阶交调点(IIP3)为-7dBm,1dB压缩点为-5dBm.在1.8V电源电压下,LNA消耗6mA的电流,版图实现面积仅为0.62mm^2.     

42GHz 波段接收机前端的设计与研制*

伴随着无线通信技术日新月异的发展,人们对宽频带、高速率、大容量通信系统的需求也日益增大.毫米波由于自身具有波长短、传输容量大等优点,日益受到研究人员的广泛关注和青睐.本文针对42GHz频段点对点高速通信应用,设计研制了该频段的毫米波接收机前端.该前端由三级低噪声放大器(LNA)、一级混频器和一个基片集成波导(siw)镜像抑制滤波器构成.射频(RF)信号工作在40.8GHz～ 42.8GHz频段内,中频(IF)固定在3.5GHz.测试结果显示,在工作频段内其变频增益大于15dB,射频输入功率ldB增益压缩点不低于-30dBm,接收机前端的噪声系数(NF)小于6dB.     

低电调电压全集成10~20GHz VCO的设计与实现

研制了一款低电调电压、多频段压控振荡器(VCO)微波单片集成电路(MMIC),MMIC主要由6频段振荡电路、控制电路、译码电路等组成。将10~20 GHz的频率范围分为6个频段覆盖,从而将电调电压控制在5 V以内。基于GaAs异质结双极晶体管(HBT) 2μm工艺对所设计的VCO进行了流片验证,芯片面积为3.4 mm×3.2 mm。测试结果表明,在室温下,当电源电压为5 V、电调电压在0~5 V时,每个频段VCO可覆盖的频率为9.58~11.6 GHz、11.06~13.23 GHz、12.77~14.89 GHz、14.21~16.48 GHz、16~18.48 GHz和17.7~20.17 GHz;当电调电压为2.5 V、频偏为100 kHz时,每个频段VCO的相位噪声分别为-91.8、-90.5、-90.3、-90、-88.2和-87.1 dBc/Hz。因此,该6频段VCO覆盖了10~20 GHz的频率范围,且每段VCO的相位噪声指标良好,可满足低压电子系统的应用需求。     

基于0.18μm CMOS工艺的3.1~10.6GHz超宽带LNA设计

本文基于特许0.18μm CMOS工艺,提出了一种新型的低复杂3.1~10.6GHz超宽带LNA电路,它由两级简单的放大器通过级间电感连接构成。第一级放大器使用电阻电流复用结构和双电感退化技术来达到宽带输入匹配和低噪声性能,第二级放大器使用带电感峰值技术的共源级放大器来同时达到高平坦增益和好的宽带性能。测试结果表明,在3.1~10.6GHz频段内,提出的超宽带LNA的最大功率增益为15.6dB,S12为-45dB,输入输出隔离度小于-10dB,噪声系数NF为2.8~4.7dB,在6GHz时的输入三阶交调点IIP3为-7.1dBm。芯片在1.5V电源电压下,消耗的功率为14.1mW,芯片总面积为0.8mm0.9mm。     

2～18 GHz GaAs超宽带低噪声放大器MMIC

基于90 nm GaAs赝配高电子迁移率晶体管(PHEMT)工艺设计并制备了一款2～18 GHz的超宽带低噪声放大器(LNA)单片微波集成电路(MMIC)。该款放大器具有两级共源共栅级联结构，通过负反馈实现了超宽带内的增益平坦设计。在共栅晶体管的栅极增加接地电容，提高了放大器的高频输出阻抗，进而拓宽了带宽，提高了高频增益，并降低了噪声。在片测试结果表明，在5 V单电源电压下，在2～18 GHz内该低噪声放大器小信号增益约为26.5 dB,增益平坦度小于±1 dB,1 dB压缩点输出功率大于13.5 dBm,噪声系数小于1.5 dB,输入、输出回波损耗均小于-10 dB,工作电流为100 mA,芯片面积为2 mm×1 mm。该超宽带低噪声放大器可应用于雷达接收机系统中，有利于接收机带宽、噪声系数和体积等的优化。     

一种可用于体域网的小型化超宽带天线设计

基于FR4环氧板,设计了一种可用于体域网的非对称共面波导馈电的超宽带天线。该天线由Y型贴片、梯形地板和三叉戟共面馈线组成。Y型贴片、圆形贴片、三角形贴片实现4~5 GHz的中低频处带宽小于-10 d B的效果,梯形地板和三叉戟共面馈线实现7~14 GHz的高频处带宽小于-10 d B的效果。该天线采用非对称共面波导的馈电方式,具有良好的共面性与高度的集成性,使得天线的总体尺寸更小,辐射贴片的面积为22 mm×21 mm。与以往的小型化超宽带天线相比,该天线具有尺寸更小、带宽更宽的优势。经网络矢量分析仪测试结果表明,该天线在2. 14~11. 32 GHz的超宽带频段内回波损耗小于-10 d B(相对带宽为136. 4%),可适用于2. 4/5. 2/5. 8 GHz无线局域网、3. 5/5. 5 GHz WiMAX、LTE频段38和LTE频段40。同时,该天线距离人体大于5 mm时的比吸收率(SAR)小于2 W/kg,满足国际标准。     

有源电感复用型2.4GHz/5.2GHz双频段LNA

采用可调谐有源电感复用结构,设计了一款用于3G TD-SCDMA和WLAN的2.4GHz/5.2GHz双频段低噪声放大器(DB-LNA)。2.4GHz频段电路采用折叠共源共栅(FC)结构,5.2GHz频段电路采用共栅(CG)结构。FC和CG结构均采用可调谐有源电感,通过调谐有源电感的等效阻抗,优化匹配到源阻抗。基于TSMC 0.18μm CMOS工艺,实现了有源电感复用型DB-LNA。ADS仿真结果表明,频率为2.4GHz时,S21=35dB,NF=4.42~4.59dB,IIP3=0dBm,P-1dB=-14dBm;频率为5.2GHz时,S21=34dB,NF=2.74~2.75dB,IIP3=-5dBm,P-1dB=-9dBm。     

基于GaN HEMT的13～17 GHz收发多功能芯片

基于GaN高电子迁移率晶体管(HEMT)工艺设计制作了一款收发(T/R)多功能芯片(MFC),主要用于射频前端收发系统.该芯片集成了单刀双掷(SPDT)开关用于选择接收通道或发射通道工作,芯片具有低噪声性能、高饱和输出功率和高功率附加效率等特点.芯片接收通道的LNA采用四级放大、单电源供电、电流复用结构,发射通道的功率放大器采用三级放大、末级四胞功率合成结构,选通SPDT开关采用两个并联器件完成.采用微波在片测试系统完成该芯片测试,测试结果表明,在13～ 17 GHz频段内,发射通道功率增益大于17.5 dB,输出功率大于12W,功率附加效率大于27％.接收通道小信号增益大于24 dB,噪声系数小于2.7 dB,1 dB压缩点输出功率大于9 dBm,输入/输出电压驻波比小于1.8∶1,芯片尺寸为3.70 mm×3.55 mm.     

基于级间电容抵消技术的74~88 GHz高性能CMOS LNA设计北大核心

采用55 nm CMOS工艺,面向毫米波雷达应用,设计了一款74~88 GHz高性能CMOS低噪声放大器(LNA)。该LNA应用共源共栅结构,为了改善噪声系数、提高稳定性增益,采用级间寄生电容抵消的电感反馈共栅短接技术和基于反相双圈耦合的等效跨导增强技术。和传统共栅短接技术相比,级间寄生电容抵消的电感反馈共栅短接技术改善噪声系数1.58 dB,提高稳定性增益7.67 dB。芯片测试结果表明,LNA峰值增益为17.1 dB,最小噪声系数为6.3 dB,3 dB带宽为14 GHz(74.8~88.8 GHz),在78 GHz中心频率处输入1 dB压缩点(IP1dB)为-10.2 dBm,功耗为102 mW。