重掺衬底硅外延层杂质来源及控制方法分析

从重掺衬底硅单晶片上生长外延层的杂质来源入手,通过分析不同杂质源的控制方法,来更好地控制外延层的电阻率径向分布均匀性。对于电阻率径向均匀性要求非常高的外延片来讲,仅靠控制主掺杂质源是无法实现的,必须要采取措施对自掺杂质进行控制。因此提出了多种抑制自掺杂质的方法,包括优选衬底、气相抛光、衬底背封、二步外延、减压外延等。     

失效器件分析

As重掺杂Si片的电阻率可低到10-3 Ω·cm,可用作外延片的衬底材料,对于正向压降低的半导体器件来说,用这类外延片制作器件是最恰当的选择.As重掺杂Sj片在外延时容易产生气相自掺杂,尤其是同型外延时还存在固态外扩散现象,在整个制作器件过程中易产生工艺参数偏差,导致器件性能下降,严重时器件失效,当然衬底材料也可以选用价格较高的背处理工艺Si片,能有效地抑制由于后续加工工艺产生的许多缺陷.对某生产厂生产的一批器件电参数性能下降的原因进行了剖析,分析阐明了以As重掺杂Si片为衬底的外延片中衬底杂质对器件质量的影响.     

重掺砷衬底外延工艺研究

在重掺砷（As）衬底上生长外延层一直是外延工艺难点。外延工艺过程中由于衬底的掺杂浓度与外延层的掺杂浓度相差很大,自掺杂与固态外扩散现象严重,使得外延过渡区变宽,工艺很难控制。在确保外延层晶格结构完整、表面质量完美的前提下,适当增加外延生长速率、降低外延生长温度可减小自掺杂与固态外扩散的影响。结合多晶硅背封法、二步外延法等对工艺过程进行优化,可有效抑制自掺杂现象从而提高外延片的质量。     

p型4H-SiC同质外延有效层厚度

通过化学气相沉积法,采用不同生长工艺在4°偏角4H-SiC衬底上制备p型4H-SiC同质外延片。提出了p型4H-SiC同质外延中有效层厚度的概念,研究发现导致外延有效层厚度减少的直接原因是自掺杂效应的存在。采用傅里叶红外光谱仪(FT-IR)、汞探针电容电压(Hg-CV)和表面缺陷测试仪对p型4H-SiC同质外延片进行表征,讨论了不同工艺对外延有效层厚度的影响。结果表明,采用隔离法和阻挡层法均能提高外延有效层厚度,且掺杂浓度随距表面深度变化斜率值由1.323减小到0.073。然而,阻挡层法斜率值能进一步优化至0.050,是由于有效抑制了外延中固相和气相自掺杂。对比于优化前工艺,采用阻挡层法制备的p型4H-SiC同质外延片厚度不均匀性和表面总缺陷数量处于同一水平,掺杂浓度不均匀性由2.95%改善到2.67%。综上,采用阻挡层法能够制备出高有效层厚度、高一致性和高质量的p型4H-SiC同质外延片。     

利用反向补偿原理控制硅CVD外延层中的金属杂质和微缺陷

本文分析了硅ＣＶＤ外延生长中金属杂质沾污、吸附－解吸机理模型和微缺分布规律，提出了用反向补偿原理优化外延工艺，有效地解决了硅外延层的金属杂质和微缺陷。     

多层硅外延中自掺杂现象研究

探讨了多层硅外延中的自掺杂现象，研究了自掺杂的产生机理，分析了工艺条件对自掺杂的影响，提出了减小自掺杂的几种方法。     

利用“背液封”法制备具有低补偿度的GaAs外延材料

众所周知,在汽相外延过程中,来自掺Cr-GaAs单晶衬底的补偿杂质以自掺杂和外扩散的形式进入外延层,造成外延材料的补偿.随着FET器件的发展,近年来,从补偿度来研究材料特性渐渐受到重视.本文介绍了一种“背液封”技术,避免衬底杂质的外扩散,制备具有低补偿度的GaAs外延材料.     

一种变温变掺杂流量的埋层外延生长方法

在已经制作有埋层的衬底上生长外延层,为了控制图形畸变和漂移而选取了较高的工艺温度,导致了严重的自掺杂。通过对比实验探讨了常用的双层外延工艺和变温变掺杂流量工艺对于抑制自掺杂的效果。在一定的埋层掺杂浓度范围内,需要采用变温变掺杂流量工艺,才能使外延层纵向载流子浓度分布(SRP)满足器件要求。     

Si／Si1—xGex／Si异质结双极晶体管中基区杂质外扩散与未掺杂Si1—xGex结隔离层

研究了Si/Si1-xGex/Si n-p-n异质结双极晶体管（HBT）的结界面处基区杂质外扩散与标定的未掺杂Si1-xGex隔离层的影响，发现，来自重掺杂基区或非突变界面处少量硼的外扩散会在导带中形成寄生势垒，它严重地影响了HBT中集电极电流的提高，未掺杂界面隔离层能消防这些寄生势垒从而极大地提高了集电极电流。     

利用反向补偿原理控制硅CVD外延层中的金属杂质和微缺陷

本文分析了硅CVD外延生长中金属杂质沾污、吸附-解吸机理模型和微缺分布规律,提出了用反向补偿原理优化外延工艺,有效地解决了硅外延层的金属杂质和微缺陷。     

金掺杂HgCdTe气相外延生长及二次离子质谱研究

通过气相外延技术生长了Au掺杂的Hg1-xCdxTe薄膜材料。利用傅里叶光谱仪和金相显微镜对外延材料进行了表征。通过二次离子质谱(Secondary Ion Mass Spectroscopy, SIMS)技术分析了Au在Hg1-xCdxTe外延层以及CdZnTe衬底中的纵向分布趋势。利用SIMS技术还分析了I、II族和VI、VII族杂质在Hg1-xCdxTe外延层以及CdZnTe衬底中的纵向分布趋势,发现衬底和外延层的过渡区具有吸杂作用。研究结果对提高探测器的性能具有指导意义。     

分子束外延中的掺硼工艺

我们在硅分子束外延中利用共蒸发B_2O_3的方法在硅中进行硼掺杂,掺杂浓度可控制在4×10~(17)cm~(-3)至4.2×10~(19)cm~(-3)之间,这说明不需要利用离子注入或高温掺杂炉,也可以在硅外延层中实现有效的P型硼掺杂.我们还对掺杂外延层的质量进行了初步分析:外延层剖面均匀、没有明显的偏析现象;当硅源速率在 2A/s时,外延层中氧含量与衬底相同.     

瞬态电压抑制器的减压外延工艺研究

瞬态电压抑制器是用于保护高频电路电压瞬变和浪涌防护的半导体器件,由低击穿电压的雪崩二极管和低电容二极管组成。低电容二极管需要在高掺杂的P型衬底上生长近似本征的超高电阻率的N型外延层。该工艺面临的难点在于如何减少P型自掺杂并稳定控制外延层的电阻率。文章利用扩展电阻测试方法重点研究了8英寸化学气相外延减压工艺中工艺参数对外延层质量的影响和对图形畸变的影响。     

埋栅型静电感应器件研制中的外延技术

对电力埋栅型静电感应晶体管关键工艺外延进行了深入研究,提出了在低阻p型衬底上制备高阻n型外延层的工艺方法,使外廷层的方块电阻达到40 000 Ω/□.实验证明,该方法能有效抑制自掺杂效应和扩散效应,避免了外延过程中可能出现的反型.研制的电力埋栅型静电感应晶体管,I-V特性良好、栅源击穿电压达到70 V,阻断电压达到,600 V.     

金属有机物化学气相沉积GaAs／Si外延层中1.13eV发光带特性研究

用不同温度和激发强度下的近红外光致发光研究了金属有机物化学气相沉积方法在Ｓｉ衬底上生长的ＧａＡｓ外延层中的１．１３ｅＶ发光带的发光特性，表明此发光带为施主－受主对复合发光．根据１．１３ｅＶ发光带的峰值能量和发光强度随温度和激发强度的变化关系，确定施主和受主的束缚能分别为５和２９５ｍｅＶ，并证实ＧａＡｓ／Ｓｉ外延层中的１．１３ｅＶ发光为硅施主－镓空位受主对的复合发光．     

氮化镓缓冲层的物理性质

用金属有机物气相外延（ＭＯＶＰＥ）方法在蓝宝石衬底上生长了不同厚度和不同退火过程的氮化镓（ＧａＮ）缓冲层,以及在缓冲层上继续生长了ＧａＮ外延层．研究了这些缓冲层的结晶学、表面形貌和光学性质以及这些性质对ＧａＮ外延层的影响．提出了一个模型以解释用ＭＯＶＰＥ方法在蓝宝石衬底上生长ＧａＮ外延层时存在一个最佳缓冲层厚度这一实验结果     

p型硅外延层电阻率的控制

计算表明，ｐ型硅外延层的电阻率对其生长速度和生长温度的变化都是十分敏感的。为了保证ｐ型硅外延片的电阻率具有良好的可控性和重现性，除了充分抑制重掺硼衬底的自掺杂作用外，还需十分严格地控制硅外延片的生长温度和速度。     

固态源分子束外延生长碳掺杂InGaAs材料研究

采用固态源分子束外延系统(SSMBE),以四溴化碳(CBr4)作为碳掺杂源,系统研究了半绝缘InP衬底上碳掺杂InGaAs材料的外延工艺.为得到高质量高浓度P型掺杂InGaAs材料,分别对外延过程中的脱膜工艺、P/As切换工艺以及生长温度等关键参数进行研究.通过扫描透射电子显微镜(STEM)测量衬底表面氧化膜厚度,量化...     

接触电阻技术研究新进展

从肖特基势垒高度、有效掺杂浓度和有效质量的优化和控制等方面,对接触电阻的最新技术进行了详细的总结。首先,分析了插入界面层的金属-绝缘体-半导体接触结构、界面钝化、杂质分凝技术对于降低肖特基势垒高度的效果。其次,讨论了原位掺杂、固相外延、低温离子注入以及激光退火技术对于提高源/漏掺杂浓度的作用。然后,介绍了通过控制SiGe材料的有效质量来优化接触电阻的技术。最后,通过结合原位掺杂、激光退火和固相外延等先进技术,实现了与CMOS工艺兼容的接触电阻优化集成,满足7/5 nm技术节点的需要。     

在薄硅外延片上制备高频肖特基势垒二极管

采用超高真空化学气相沉积技术,在n型重掺Si衬底上生长了轻掺的薄硅外延层,利用扩展电阻和原子力显微分析对外延层进行了检验.结果表明,重掺Si衬底与薄硅外延层之间的界面过渡区陡峭,外延层厚度在亚微米级,掺杂浓度为1017cm-3.在此外延片上制备了高频肖特基二极管的原型器件,与传统的硅基肖特基二极管相比截止频率有了大幅提高.