一种65 nm CMOS 60 GHz高增益功率放大器

设计了一种基于65 nm CMOS工艺的60 GHz功率放大器。采用共源共栅结构与电容中和共源级结构相结合的方式来提高功率放大器的增益,并采用两路差分结构来提高输出功率。采用片上变压器作为输入/输出匹配及级间匹配,以减小芯片的面积,从而降低成本。采用Cadence、ADS和Momentum等软件进行联合仿真。后仿真结果表明,在工作频段为60 GHz时,最大小信号增益为26 dB,最大功率附加效率为18.6%,饱和输出功率为15.2 dBm。该功率放大器具有高增益、高效率、低成本等优点。     

基于中和电容的60 GHz CMOS功率放大器设计

功率放大器（Power Amplifier, PA）是射频前端重要的模块,本文基于SMIC 55 nm RF CMOS 工艺,设计了一款60 GHz 两级差分功率放大器。针对毫米波频段下,硅基CMOS晶体管栅漏电容（Cgd）严重影响放大器的增益和稳定性的问题,采用交叉耦合电容中和技术抵消Cgd影响。通过优化级间匹配网络和有源器件参数,提高了功率放大器的输出功率,增益和效率。后仿结果显示,在1.2V的供电电压下,工作在60 GHz的功率放大器饱和输出功率为11.3 dBm,功率增益为16.2 dB,功率附加效率为17.0%,功耗为62 mW。芯片面积380×570 um2 。     

一种60 GHz CMOS高效率功率放大器

为了满足短距离无线高速传输的应用需求,基于SMIC 90 nm 1P9M CMOS工艺,设计了一种可工作在60 GHz的功率放大器(PA)。该PA为单端三级级联结构。采用顶层金属方法,设计具有高品质因子的小感值螺旋电感,用于输入、输出和级间匹配电路,以提高电路的整体性能。通过减少传输损耗和输出匹配损耗,提高了附加功率效率。仿真结果表明,在1.2 V电源电压下,该PA的功率增益为17.2 dB,1 dB压缩点的输出功率为8.1 dBm,饱和输出功率为12.1 dBm,峰值功率附加效率为15.7%,直流功耗为70 mW。各性能指标均满足60 GHz通信系统的要求。     

60 G Hz 11 dBm CMOS功率放大器设计

近年来60 GHz附近的一个连续频段可以自由使用,这为短距离的无线个域网等高速率传输的应用提供了条件.设计了一个工作在60 GHz的CMOS功率放大器.采用台积电0.13μmRF-CMOS工艺设计制造,芯片面积为0.35mm × 0.4 mm,最大线性输出功率为11 dBm,增益为9.7 dB,漏极增加效率(η_(PAE))为9.1%.达到应用在通信距离为10 m的无线个域网(WPAN)射频电路中的要求.设计中采用了厚栅氧化层工艺器件和Load-Pull方法设计最优化输出阻抗z_(opt),以提高输出功率.该方法能较大提高CMOS功率放大器的输出功率,可以应用到各种CMOS功率放大器设计中.     

X波段双模功率MMIC设计

基于有源负载调制的多阻抗匹配技术，采用0.25μm GaN HEMT工艺，研制了一款工作在X波段双模功率放大器芯片，使功率放大器在峰值及回退10 dB两种输出功率模式下均具有较高的效率。采用对称双路三级放大拓扑设计，利用多阻抗匹配与电压切换方式实现双模工作。主功放设计兼顾高功率与低功率模式下的输出功率与效率；辅功放兼顾低功率模式下输出匹配网络呈现高阻状态与高功率模式下匹配网络实现宽带匹配两种状态。测试结果表明，在25℃环境温度、脉宽100μs、占空比10%脉冲测试下，8.5～13.0 GHz频率范围内，功率放大器的高功率模式饱和输出功率最高可达47.5 dBm，功率附加效率最高达到43%;10～12 GHz频率范围内，低功率模式输出功率可达37 dBm，功率附加效率最高达到27%。     

一款低功率下具有高效率的多模多频功率放大器

越来越多的移动通信协议要求射频功率放大器在低功率模式下具有高效率和低工作电流,为了满足这种需求,本文提出了一种全集成的多模多频射频功率放大器模块设计。本设计通过双路径的功率放大器实现了高功率、中功率和低功率三种模式,并且模块内部没有任何用于模式选择的串联开关。在不同功率模式下,通过最优化负载设计,不仅极大程度的降低了芯片的工作电流,而且实现了良好的工作性能。本设计采用InGaP/GaAs异质结双极晶体管工艺和0.18um的互补金属氧化物半导体工艺完成流片。芯片的实际测试结果显示在低功率模式下,该射频功率模块仅3mA的静态电流,并且在1.7-2.0 GHz带宽范围内高中低功率模式都实现了良好的射频性能,在高功率模式下,输出功率28dBm时,实现了至少39.4% 的功率附加效率和-40 dBc邻道泄漏比;在中功率模式下,输出功率17 dBm时,实现了至少21.3% 的功率附加效率和-43 dBc邻道泄漏比;在低功率模式下,输出功率8 dBm时,实现了至少18.2% 的功率附加效率和-40 dBc邻道泄漏比。     

一种基于 ６５ ｎｍ ＣＭＯＳ 工艺的 ７７ ＧＨｚ 宽带功率放大器

本文采用65 nm CMOS工艺设计了一款基于四路功率合成的77 GHz （E波段）功率放大器。采用电容中和技术抵消密勒电容的负面效应;利用功率合成技术解决MOS管低击穿电压引起的低输出电压摆幅的问题,将多路输出功率高效合成以实现高功率输出。采用共轭匹配和多频点叠加的带宽拓展技术,有效实现电路阻抗匹配和带宽拓展。后仿真结果表明,在79 GHz处,该功率放大器的最大增益为20.5 dB,-3dB带宽为64～86 GHz,输出功率1dB压缩点为12.7 dBm,饱和输出功率16.6 dBm,峰值功率附加效率为16.5%。该功率放大器版图面积为0.29 mm2;在1.2 V供电电压下,功耗为211 mW。     

5～10 GHz MMIC低噪声放大器

采用稳懋公司150 nm GaAs赝配高电子迁移率晶体管(PHEMT)工艺,设计了一款5 ～ 10 GHz单片微波集成电路(MMIC)低噪声放大器(LNA).该LNA采用三级级联结构,且每一级采用相同的偏压条件,电路的低频工作端依靠电容反馈,高频工作端依靠电阻反馈调节阻抗匹配,从而实现宽带匹配,芯片面积为2.5 mm×1 mm.测试结果表明,工作频率为5～10 GHz,漏极电压为2.3V,工作电流为70 mA时,LNA的功率增益达到35 dB,平均噪声温度为82 K,在90％工作频段内输入输出回波损耗优于-15 dB,1 dB压缩点输出功率为10.3 dBm,仿真结果与实验结果具有很好的一致性.     

2.4GHz全集成CMOS Doherty功率放大器

采用0.18μm CMOS工艺设计并制作了一个2.4 GHz全集成CMOS Doherty功率放大器.着重考虑了片上螺旋电感的回流路径对电感模型的影响,并在设计中使用了一种新颖的螺旋电感版图结构来避免回流路径的影响.实测结果表明该功率放大器增益达到16dB,1dB压缩点为20.5dBm,峰值输出功率和对应功率附加效率分别为21.2dBm和20.4％,整个芯片面积为2.8mm×1.7mm.     

基于GaAs PHEMT工艺的60~90GHz功率放大器MMIC

研制了一款60~90 GHz功率放大器单片微波集成电路(MMIC),该MMIC采用平衡式放大结构,在较宽的频带内获得了平坦的增益、较高的输出功率及良好的输入输出驻波比(VSWR)。采用GaAs赝配高电子迁移率晶体管(PHEMT)标准工艺进行了流片,在片测试结果表明,在栅极电压为-0.3 V、漏极电压为+3 V、频率为60~90 GHz时,功率放大器MMIC的小信号增益大于13 dB,在71~76 GHz和81~86 GHz典型应用频段,功率放大器的小信号增益均大于15 dB。载体测试结果表明,栅极电压为-0.3 V、漏极电压为+3 V、频率为60~90 GHz时,该功率放大器MMIC饱和输出功率大于17.5 dBm,在71~76 GHz和81~86 GHz典型应用频段,其饱和输出功率可达到20 dBm。该功率放大器MMIC尺寸为5.25 mm×2.10 mm。     

应用于智能驾驶的77GHz毫米波汽车雷达收发机芯片

针对未来智能驾驶和无人驾驶对毫米波传感器多模式、多场景感知需求,设计并实现了一种77GHz多模毫米波雷达收发机芯片。芯片采用65nm CMOS工艺,集成了3路雷达发射机和4路接收机、调频连续波（FMCW）波形发生器、模数转换器以及高速数据接口等电路。利用交叉耦合中和电容技术提升了CMOS工艺上毫米波低噪声放大器、毫米波片上功放等电路性能,采用两点调制锁相环技术提升了FMCW信号带宽和调制速率。收发机的发射功率、波形样式、接收增益和带宽等参数具有较好的可配置性,满足未来多模式、小型化和低成本汽车雷达传感器需求。芯片测试结果显示,在76～81GHz频率范围内,接收机实现50dB的增益控制,最小噪声系数11dB,FMCW信号调频带宽达4.2GHz,调制速率达233MHz/μs,线性度优于0.1%,－45～+125℃全温范围内发射机典型输出功率大于13dBm。     

基于0.13μm CMOS的WiFi功率放大器设计

基于TSMC 0.13 μm CMOS工艺,设计了一款适用于无线保真(WiFi)收发机的发射端、工作在2.4 GHz且增益可控的三级级联功率放大器.驱动级采用单管结构,后两级采用共源共栅(MOSFET)结构.利用调节共源共栅晶体管栅极的电容来改变栅极电压的相位,进而弥补了共源共栅结构的劣势,增加了整个系统的线性度和增益.另外,使用外部数字信号控制每级偏置的大小来适应不同的输出需求.整个结构采用电源电压:第一级为1.8V,后两级为3.3V,芯片面积为1.93 mm×1.4 mm.利用Candence Spectre RF软件工具对所设计的功率放大器进行仿真.结果表明,在2.4 GHz的工作频点,功率放大器的饱和输出功率为24.9 dBm,最大功率附加效率为22％,小信号增益达到28 dB.     

一种24 GHz CMOS功率放大器设计

基于130 nm互补金属氧化物半导体(CMOS)工艺,设计了一种高增益和高输出功率的24 GHz功率放大器。通过片上变压器耦合实现阻抗匹配和功率合成,有效改善放大器的匹配特性和提高输出功率。放大器电路仿真结果表明,在1.5 V供电电压下,功率增益为27.2 dB,输入输出端回波损耗均大于10 dB,输出功率1 dB压缩点13.2 dBm,饱和输出功率17.2 dBm,峰值功率附加效率13.5%。     

75 GHz 13.92 dBm InP DHBT 共射共基功率放大器

报道了基于InP基双屏质结双板晶体管(DHBT)工艺的四指共射共基75 GHz微波单片集成(MMIC)功率放大器,器件的最高振荡频率fmax为150 GHz.放大器的输出极发射极面积为15μm×4μm.功率放大器在75 GHz时功率增益为12.3 dB,饱和输出功率为13.92 dBm.放大器在72.5 GHz处输入为2 dBm时达到最大输出功率14.53 dBm.整个芯片传输连接采用共面波导结构,芯片面积为1.06 mm×0.75 mm.     

RF LDMOS器件与高效率功率放大器设计

为满足人们高速通信的需求,多载波、宽带已经成为新的发展方向,这对功率器件和放大器需要提出新的要求。文中基于改进后CMOS工艺模块,针对GSM基站频段,通过对RF LDMOS版图的优化,制备了实际的RF LDMOS芯片,使用负载牵引系统测出器件在940MHz时P3dB压缩点输出功率52.6dBm,效率72%。并使用负载牵引系统测量出的数据制作了一款工作于920~960MHz的高效率功率放大器,通过对匹配电路地优化,P1dB压缩点达到52.7dBm,P1dB压缩点效率为65%,在功率回退8dB时效率为32.8%,线性增益18dB。     

350 W双频带非对称Doherty功率放大器设计与实现

基于南京电子器件研究所0.5μm GaN HEMT工艺,设计了一款工作在1.8 GHz/2.3 GHz的大功率双频带非对称Doherty功率放大器。采用改进型的双频匹配网络结合双阻抗匹配的方法进行输出匹配电路设计,降低了传输线参数计算的复杂度,节省了电路的设计面积。实测结果表明,功放在两个频段内饱和输出功率分别为55.6 dBm和55.4 dBm,饱和漏极效率分别高于67%和66%。功率回退8 dB时,漏极效率分别为56%与53%。同时,在2.05 GHz附近的输出功率与漏极效率远低于两个工作频段,使功率放大器实现了较好的带间隔离性,满足了移动通信系统双频段工作的需求。     

用积累型MOS变容管实现的2.4GHz 0.25μm CMOS全集成压控振荡器

基于TSMC 0.25μm CMOS工艺,将一个普通MOS管改进为工作在积累区的MOS变容管,实现了一工作于2.4GHz的全集成压控振荡器(VCO).测试结果表明,采用积累型MOS变容管的VCO具有较大的调谐范围.在2.5V工作电压下,控制电压从0～2.2V,VCO的频率调节范围为2.210～2.484GHz,在2.4GHz时相位噪声为-105dBc/Hz@600kHz,输出功率为-7.55dBm,电流损耗为7mA.芯片面积约为0.35mm2.     

2.4 GHz CMOS功率放大器设计

利用CMOS工艺设计的功率放大器具有制造成本低的优点。介绍一种使用中芯国际（SMIC）公司0．18μ CMOS工艺设计的A类功率放大电路。采用单端两级放大。结构简单并且能够稳定工作。该功率放大器中心工作频率为2．4GHz。电路用Cadence公司的SpectreRF工具进行模拟,1dB压缩点输出功率22dBm，最大输出功率24dBm，可应用于蓝牙系统发射模块。     

基于InP DHBT工艺的33～170 GHz共源共栅放大器（英文）

基于500 nm磷化铟双异质结双极晶体管（InP DHBT）工艺,设计了一种工作在33～170 GHz频段的超宽带共源共栅功率放大器。输入端和输出端的平行短截线起到变换阻抗和拓展带宽的作用,输出端紧密相邻的耦合传输线补偿了一部分高频传输损耗。测试结果表明,该放大器的最大增益在115 GHz达到11.98 dB,相对带宽为134.98%,增益平坦度为±2 dB,工作频段内增益均好于10 dB,输出功率均好于1 dBm。     

基于0.18μm CMOS工艺的0.1-2GHz宽带功率放大器芯片

本文介绍了一种基于0.18μm CMOS工艺的0.1–2 GHz宽带射频功率放大器(PA)。该PA采用了双级、晶体管堆叠放大器结构结合电阻匹配和负反馈技术,可以在较小的芯片面积内实现良好的功率增益、增益平坦度和宽带匹配特性。实测结果表明,在5 V供电时,该PA可以在0.1–2 GHz频段内实现18.1±0.6 dB的增益、优于10.5 dB的输入匹配、优于12.6 dB的输出匹配、12%的功率附加效率和优于20 dBm的输出功率。该PA芯片面积仅占用0.52 mm~2,是目前作者所知覆盖该频段并同时实现上述指标的最小面积的CMOS PA芯片。