共查询到10条相似文献,搜索用时 859 毫秒
1.
2.
叠层三维多芯片组件(3D Multi-Chip Module,MCM)芯片的位置布局直接影响其内部温度场分布,进而影响其可靠性.本文研究了叠层3D-MCM内芯片热布局优化问题,目标是降低芯片最高温度、平均芯片温度场.基于热叠加模型并结合热传导公式,选取芯片的温度作为评价指标,确定出用于3D-MCM热布局优化的适应度函数,采用遗传算法对芯片热布局进行优化,得出了最优芯片热布局方案,总结出了可用于指导叠层3D-MCM芯片热布局设计的热布局规则;采用有限元仿真方法,对所得的热布局优化结果进行验证,结果表明热布局优化结果与仿真实验结果一致,本文所提出的基于热叠加模型的MCM热布局优化算法可实现叠层3D-MCM芯片的热布局优化. 相似文献
3.
随着制造工艺的快速进步 ,超大规模集成电路的物理设计技术在速度和质量上面临很大挑战 .提出了一个快速详细布局算法以适应这种要求 .算法继承总体布局得到的单元全局最佳位置 ,然后采用局部优化将单元精确定位 .FM最小割和局部枚举方法分别用于优化 y和 x两个方向的连线长度 ,这两个方向的优化在同一迭代过程中交替进行 .另外 ,采用改进的枚举策略加速算法 ,对于有障碍和宏模块情况下的布局也加以讨论 .实例测试结果表明 ,FAME的运行速度比 RITUAL快 4倍 ,并使总连线长度平均减小 5% . 相似文献
4.
5.
随着制造工艺的快速进步,超大规模集成电路的物理设计技术在速度和质量上面临很大挑战.提出了一个快速详细布局算法以适应这种要求.算法继承总体布局得到的单元全局最佳位置,然后采用局部优化将单元精确定位.FM最小割和局部枚举方法分别用于优化Y和X两个方向的连线长度,这两个方向的优化在同一迭代过程中交替进行.另外,采用改进的枚举策略加速算法,对于有障碍和宏模块情况下的布局也加以讨论.实例测试结果表明,FAME的运行速度比RITUAL快4倍,并使总连线长度平均减小5%. 相似文献
6.
随着集成电路后端设计中宏单元数量增多,传统布局规划方法效率低且耗时,而自动布局规划的混合放置(MP)技术存在物理规则违例数量多、电压降大和功耗高等问题。针对传统方式和MP方式的不足,提出了一种优化的MP布局规划方法,通过控制宏单元通道空间和标准单元密度大小、固定边界宏单元位置及脚本修复TSMC芯片集成检查(TCIC)违例的方法解决MP技术存在的问题。研究结果表明,优化的MP方式保留了MP技术的性能、功耗和面积(PPA)优势,且相比于传统方式布线长度优化了28%,时序违例优化了65%,功耗优化了6.09%。该方案可为多宏单元大规模设计的布局规划提供参考。 相似文献
7.
随着深亚微米工艺技术条件的应用和芯片工作频率的不断提高 ,芯片互连线越来越成为一个限制芯片性能提高和集成度提高的关键因素 :互连线延迟正逐渐超过器件延迟 ;互连线上信号传输时由于串扰引起的信号完整性问题已成为深亚微米集成电路设计所面临的一个关键问题。文中分析了芯片中器件和互连线的延迟趋势 ,模拟分析了 0 .1 8μm CMOS工艺条件下的信号完整性问题。 相似文献
8.
9.
集成电路发展现状 硅集成电路的发展方向是集成度提高、圆片直径增大、特征尺寸减小、互连线层数增多等.迄今为止其遵循的主要规律,即人所共知的Moore定律:每个芯片上的晶体管数每年增加50%,或每3.5年增加4倍;特征尺寸(沟道长度)、门延迟、连线的步径(线宽+间距)每年减小13%.目前国际上已有15个国家(地区)建有160多条8英寸生产线,7个国家(地区)建有1 2英寸生产线. 相似文献