基于V93000的SoC中端口非测试复用的ADC和DAC IP核性能测试方案

 SoC(System-on-a-Chip)芯片设计中,由于芯片测试引脚数目的限制以及基于芯片性能的考虑,通常有一些端口不能进行测试复用的IP(Intellectual Property)核将不可避免地被集成在SoC芯片当中.对于端口非测试复用IP核,由于其端口不能被直接连接到ATE(Automatic Test Equipment)设备的测试通道上,由此,对端口非测试复用IP核的测试将是对SoC芯片进行测试的一个重要挑战.在本文当中,我们分别提出了一种基于V93000测试仪对端口非测试复用ADC(Analog-to-Digital Converter)以及DAC(Digital-to-Analog Converter)IP核的性能参数测试方法.对于端口非测试复用ADC和DAC IP核,首先分别为他们开发测试程序并利用V93000通过SoC芯片的EMIF(External Memory Interface)总线对其进行配置.在对ADC和DAC IP 核进行配置以后,就可以通过V93000捕获ADC IP 核采样得到的数字代码以及通过V93000 采样DAC IP 核转换得到的模拟电压值,并由此计算ADC以及DAC IP 核的性能参数.实验结果表明,本文分别提出的针对端口非测试复用ADC以及DAC IP 核测试方案非常有效.     

内嵌于DDS的DAC线性参数测试

文章重点介绍了内嵌于DDS的DAC线性参数的一种测试方法。该测试方法的优点是开发周期短、测试成本低、可在多种测试机台上实现。解决了DDS中不能对DAC输入端直接操作的难题,同时不影响其他参数的测试。文章基于LabView软件,使用示波器或NI板卡,结合其他仪器对DAC的静态参数进行了研究并试验。其中示波器或NI板卡完成信号采集,其他仪器完成芯片配置,微机对整个流程进行控制并将测试结果按序输出,实现测试自动化。通过试验证明该方法可行,测试效率高,测试结果达标并稳定。     

用于WLAN（802．11b）基带处理器芯片组的高速ADC及DAC的测试

随着通讯和电子技术的发展，用于通讯接口的模拟芯片的采样频率也越来越高，测试难度也相应大大增加。ADVANTEST使用高速混合信号测试系统对其进行评价。本文以用于WLAN(802，11b)基带处理器芯片组的高速ADC及DAC为例，详细介绍了其具体测试过程，对具体测试时所用方法及所用部件WVFG/WVFD进行了说明。而WVFG/WFVD作为高速混合信号测试部件，其测试能力最高可达250MHz采样频率，解决了高速ADC/DAC测试(尤其是AC参数测试)的难题，完全可以满足当前高速混合信号芯片的测试。     

视频数模转换器的测试方法介绍

视频数模转换器的测试方法被广泛应用在J750、D10等自动化测试设备上,用于测试消费类电子、通信相关的芯片,如数字电视、平板电脑、手机基带芯片等。本文主要对视频DAC的测试方法进行简要的介绍和探讨。     

基于FPGA的高性能DAC芯片测试与研究

介绍了一种基于现场可编程门阵列（FPGA,field programmable gate array）的高性能数模转换器（DAC,digital to analog converter）性能参数的回路测试方法。以FPGA、DAC和模数转换器（ADC,analog to digital converter）等元器件为硬件测试平台,将待测数字信号转换成模拟信号再转换成数字信号,经过Matlab计算和分析后得到DAC芯片的静态特性参数和动态特性参数。其中失调误差为0.036%,增益误差为3.63%,信号噪声比为58 dB,信号噪声及失真比为57.75 dB,无杂散动态范围为62.84 dB,有效位数为9.3。测试结果表明：测试方法通用性好,精确度高,成本低。     

SOC芯片并行测试中几个值得关注的问题

介绍了提高测试效率的SOC芯片在片测试的两种并行测试方法,结合上海集成电路技术与产业促进中心的多个实际的SOC芯片测试项目中所积累的成功经验,针对多工位测试和多测试项目平行测试这两种并行测试方法,主要阐述了在SOC芯片的并行测试中经常遇到的影响测试系统和测试方法的问题,提出了在SOC芯片在片测试中的直流参数测试、功能测试、模数/数模转换器(ADC/DAC)测试的影响因素和解决方案,并对SOC芯片在测试过程中经常遇到的干扰因素进行分析,尽可能保证SOC芯片在片测试获得的各项性能参数精确、可靠.     

一种基于双沿输出的14位4 GS/s RF DAC设计

介绍了一种基于双沿输出的14位4 GS/s RF DAC电路设计。该电路采用0.18μm CMOS工艺实现,电路主要包含LVDS接收同步、高速温度计译码器、高速MUX、数据同步电路、DAC核等单元。该电路实现4 GS/s数据率的核心是双沿输出技术。采用该技术只需处理2 GHz时钟,与传统单沿输出DAC相比,时钟频率减少了一半。测试电路能在4 GS/s数据率下正常工作。     

DAC（Digital to Analog Converter）版图布局的理论与实现

本文详细介绍了模拟前端芯片发送通道DAC的布局原理和设计方案，由于DAC的实际性能很大程度上由版图的布局质量决定，所以本文也着重讲述了根据DAC工作原理来确定的合理的布图理论以及如何保证关键指标的实现。     

Agilent混合信号测试解决方案-ADC的测试

1前言 模拟/数字信号转换器(ADC)和数字/模拟转换器(DAC)是两种基本的电子应用模块,用于实现模拟和数字信号之间的转换.作为独立器件或者集成到各种混合信号芯片中,广泛的应用于各种电子产品.因此,在对这些混合信号芯片进行测试的时候就要对其中集成的ADC/DAC的性能设计相应的测试方案.     

内嵌于DDS高速DAC的动态参数测试

对基于ATE和频谱仪的内嵌于DDS的高速DAC的动态参数进行测试实验,通过编程由ATE提供数字正弦波和时钟信号;通过频谱仪对DAC输出模拟信号采样,并通过VBT编程得到DAC的动态参数。最后将结果返回到ATE的Excel环境下与其他测试参数结果一起输出。整个流程由ATE主机控制,避免了芯片的二次测试,缩减了测试成本,实验证明在实际应用中该方法有很好的效果。     

用于WLAN(802.11b)基带处理器芯片组的高速ADC及DAC的测试

简要介绍了清华大学微电子研究所设计的用于WLAN(802.11b)基带处理器芯片组的高速ADC及DAC,以及爱德万测试如何使用WVFG/WVFD实现高速ADC蛐DAC的测试。     

基于PXI的某弹药储存性能检测系统

为解决某弹药储存质量状况的检测问题,基于PXI总线和虚拟仪器的设计思想,构建基于虚拟仪器软件Lab-Windows/CVI的测试软件,设计并实现了一种新型的检测系统,介绍了它的基本结构、检测原理、硬件和测试软件。与传统测试系统相比,它具有高速度、高效率、多功能、易操作等优点,可达到预期效果,对弹药的保障具有重大意义。     

基于ATE的8位超高速ADC动态参数测试

提出了一种采用Advantest 93000型自动测试设备,配合外挂高性能信号源SMA 100A,对8位1.5 GS/s超高速ADC进行动态参数测试的方案。该方案使用外挂信号源,提供采样时钟和模拟输入信号,解决了93000与外部信号源之间输入信号不同步,以及两者频率差异导致的采样不稳定问题,有效提升了93000测试超高速ADC动态参数的能力,可广泛应用于超高速ADC量产测试。     

GigaHertz MUX-DEMUX Chip with HF BIST

Full functional test at speed, in-situ is an ideal choice for use for detection of errors in circuit behaviour for high speed broadband communication circuits and to avoid test set-up disturbances on high frequency signals. This article presents a novel technique to solve the high frequency test of Gbit/s data rate Time-Division Multiplexer/Demultiplexer circuits. This in-situ test technique is based on conventional pseudo-random sequence generation and signature analysis. By linear feedback interconnect and reusable architecture the multiplexer/demultiplexer circuits can operate as generator/analyser with minimal degeneration of bit shift rate. Circuit simulation showed that the system operates correctly with a clock frequency up to 3 GHz in a silicon bipolar technology with a current gain cut-off frequency f _T = 15 GHz.     

基于DSP的多频带混合信号测试系统

根据现代芯片制造和测试技术的趋势,论述当今混合信号测试的特点和要求,阐明国内外混合信号测试现状,探讨混合信号传统测试方法的不足。针对国内测试设备制造业的现实情况,提出一种新的混合信号测试方案,该方案基于高速数字信号处理技术,成本低廉、遵循标准化和模块化的设计思路,解决了多种频带的混合信号测试问题,是业内现实情况下测试设备制造业的一个探索。     

可编程输入输出接口设计研究

针对输入输出接口设计中多电平标准兼容,宽输入输出电压范围,多驱动调节,翻转率控制,以及高速接口中信号反射等问题,提出一个易于扩展的可编程接口设计方案。实现了一个用于现场可编程门阵列（FPGA）的可编程输入输出接口,通过编程可实现多达16种接口电平标准,兼容5V电压的,TTL电平。测试结果表明,接口速度和国外同类产品接近,静态电流优于国外的同类产品。     

G/T值自动化测试

G/T值是卫星地面接收系统的一项重要指标,常规测试方法耗时、费力、计算量大。通过工程实践详细论述利用射电星法测量地面大型天线系统的G/T值的原理及计算方法,论证G/T值自动化测试的可行性,并对测试过程中引入的测量误差进行了分析,给出G/T值自动化测试的实现方法及测试结果。该方法具有自动化程度高、测试指标精度高、测试速度快等特点,可广泛应用于各种卫星地面接收、航天测控等设备。     

T2000高速接口测试解决方案

应对PC中数据的高速传输以及HDTV等消费类应用中的高格式数据传输,各种高速接口被广泛应用,而这些高速接口芯片在ATE系统上的测试遇到了很大挑战,ADVANTEST以6GSPM结合开放式模块架构的T2000测试系统提供了高效低成本的测试解决方案,可以应对HDMI等各种高速接口的测试要求,人性化的操作界面还为编程和调试提供了极大的便利。     

一种新型155Mb/s大气激光通信机的研制

介绍了一种新型155Mb/s大气激光通信机的设计和试验情况.该设备采用了非球面光学系统、大功率EDFA发射、ATP跟踪等先进技术,具有通信距离远、通信速率高、工作稳定等特点.     

Interfacial reaction and mechanical evaluation in multi-level assembly joints with ENEPIG under bump metallization via drop and high speed impact test

The criteria of mechanical reliability in solder joints can be identified and described by comparative evaluation via drop test and high speed pendulum impact test. Systematic samples of assembly and attachment joints with various Pd additions were employed and investigated in this study. The statistical values of mechanical performances were calculated and compared. Better high speed impact performance of SAC305/ENEPIG attachment joints with 0.06 μm Pd layers was confirmed owing to the single Cu₆Sn₅ phase growth. However, the comparative measurement of the better performance on drop testing exhibited in ENEPIG/SAC305/immersion Sn assembly joints with 0.1 μm Pd layers deposit resulted from the thinner and layer-type IMC growth. The correlation between the cracks propagation and Pd addition was established on the basis of the elemental X-ray color mapping via Field-Emission Electron Probe Microanalyzer (FE-EPMA). It is expected that through comparison between impact and drop test in mechanical reliability, a criterion of joints reliability can be established. Besides, the optimal Pd layer deposit for the ENEPIG surface finish in the attachment and assembly solder joints was demonstrated and confirmed.