一种低功耗曲率补偿带隙基准电压源

设计了一种低功耗曲率补偿带隙基准电压源。利用亚阈值MOS管差分对,产生曲率补偿电流,对输出基准电压进行曲率补偿。采用低功耗运放来增强基准电压源的电源抑制能力,同时降低基准电压源的功耗。采用SMIC 0.18 μm 混合信号CMOS工艺进行设计。仿真结果表明,在1.5 V电源电压下,基准电压源的输出基准电压为1.224 V,在-40 ℃~125 ℃范围内的温度系数为1.440×10-6/℃~4.076×10-6/℃,电源抑制比为-77.58 dB,消耗电流为225.54 nA。     

一种具有大电流驱动能力的低温漂带隙基准电压源

基于XFAB 0.6 μm CMOS工艺,设计了一种具有大电流驱动能力的低温度系数带隙基准电压源。通过设置不同温度系数的电阻的比值,实现带隙基准的2阶曲率补偿。采用新的电路结构,使基准源具有驱动10 mA以上负载电流的能力。经过Hspice仿真验证,常温基准输出电压为2.496 V,-55 ℃~125 ℃温度范围内的温度系数是3.1×10-6/℃;低频时,电源电压抑制比为-77.6 dB;供电电压在4~6 V范围内,基准输出电压的线性调整率为0.005%/V;负载电流在0~10 mA范围内,基准输出电压波动为219 μV,电流源负载调整率为0.022 mV/mA。     

一种超低温漂低功耗全CMOS基准电压源

提出了一种超低温漂、低功耗亚阈值全CMOS基准电压源。利用工作在亚阈值区的3.3 V MOS管与1.8 V MOS管的栅源电压差,产生具有负温度系数的ΔVTH和具有正温度系数的VT,经过相互调节,得到与温度无关的基准电压。采用了共源共栅电流镜,以降低电源抑制比(PSRR)和电压调整率。基于SMIC 0.18 μm CMOS工艺对电路进行了仿真。仿真结果表明,在-22 ℃~142 ℃温度范围内,温度系数为2.8×10-6/℃;在1.3~3.3 V电源电压范围内,电压调整率为0.48%;频率为100 Hz时,PSRR为-62 dB;功耗仅为191 nW,芯片面积为0.005 mm²。     

高电源抑制比低温度系数超低功耗基准电压源

在0.18 μm标准CMOS工艺模型下,利用亚阈值及深线性区MOS管的特性,设计了一种新颖的偏置电流产生电路,并采用此电路设计出一种具有高电源抑制比、低温度系数的全MOS型基准电压源。该电压源采用全MOS结构,不使用电阻,功耗超低。电源电压在0.9~3 V变化时,该电压源均可正常工作,输出电压约为558 mV。1.2 V电源电压下,在－55 ℃~100 ℃温度范围内,该电压源的温度系数为2.3×10-5/℃,低频电源抑制比为－81 dB,总功耗约为127 nW。     

一种全MOS型超低功耗基准电压源设计

在0.18 μm标准CMOS工艺模型下,利用亚阈值MOS管以及深线性区MOS管的特性,设计了一种全MOS型基准电压源。该基准源不使用电阻,具有超低功耗、低温度系数的特点,并且可在电源电压低于1 V的情况下正常工作。当电源电压为1.2 V,温度范围为-55 ℃~125 ℃,该基准源的温度系数为2.67×10-5/℃,电源抑制比为-45.42 dB@100 Hz,功耗为105.96 nW。     

一种低工艺偏差的低功耗基准电流源

基于对工艺偏差不敏感的温度补偿机制,提出了一种低工艺偏差的低功耗基准电流源。利用MOS管的阈值电压和片上电阻的温度系数在工艺偏差下较稳定的特性,获得了在不同工艺角下具有良好温度特性的基准电流,减小了工艺偏差对基准电流温度系数的影响。采用0.18 μm CMOS工艺对电路进行设计与仿真。结果表明,该基准电流源的工作电压范围为1.1~4.0 V。在1.2 V电源电压下,基准电流为23.06 nA。在-40 ℃~85 ℃范围内,温度系数为9×10-⁵/℃,功耗为50 nW,离散系数(σ/μ)为±3.4%。     

一种低功耗低温度系数基准电压源的设计

基于0.35μm CMOS工艺,设计一种不带电阻的低功耗基准电压源,该基准源工作电压范围1.2 V~3.6 V.在3.6 V和室温时测量最大的电源电流为130 nA.在-20℃~100℃温度范围内,该基准电压温度系数为7.5×10-6/℃.在1.2 V~3.6 V电源电压范围内,线灵敏度为40×10-6/V,且在100 Hz时电源抑制比为-50 dB.该基准电压源适合在一些例如移动设备、植入式医疗设备和智能传感器网络等节能集成电路上应用.     

一种无电阻高精度基准电压源

基于TSMC 0.18 μm BCD工艺,设计了一种无电阻高精度基准电压源。利用具有高阶温度系数的电流消除VBE温度系数中的非线性项,对输出基准电压实现高阶补偿。与传统无电阻基准电压源中MOS管工作于亚阈值区不同,电路中的MOS管均工作于强反型区,具有更高的仿真模型精度。仿真结果表明,当温度在-55 ℃~125 ℃范围变化时,该基准电压源的温度系数为8.5×10-7/℃。在无滤波电容的情况下,电源抑制比可达-80 dB。当电源电压在2.5~5 V范围变化时,线性调整率小于0.3 mV/V。     

一种高精度超低功耗基准电压源

提出了一种超低功耗、无BJT的基于亚阈值CMOS特性的基准电压源。采用正负温度系数电流求和的方式来获得与温度无关的电流,再转换成基准电压;采用共源共栅电流镜来提高电源电压抑制比和电压调整率。基于SMIC 0.18 μm CMOS工艺进行仿真,结果表明,在-20℃~135 ℃温度范围内,温漂系数为2.97×10-5/℃;在0.9~3.3 V电源电压范围内,电压调整率为0.089%;在频率为100 Hz时,电源电压抑制比为-74 dB,电路功耗仅有230 nW。     

一种高性能超低功耗亚阈值基准电压源

设计了一种超低功耗、无片上电阻、无双极型晶体管的基于CMOS亚阈值特性的基准电压源。采用Oguey电流源结构来减小静态电流,从而降低功耗,并加入工作于亚阈值区的运算放大器,在保证低功耗的前提下,显著提高了电源电压抑制比。采用1.8 V MOS管与3.3 V MOS管的阈值电压差进行温度补偿,使得输出电压具有超低温度系数。采用共源共栅电流镜以提高电源电压抑制比和电压调整率。电路基于SMIC 0.18 μm CMOS工艺进行设计和仿真。仿真结果表明,在－30 ℃~125 ℃温度范围内,温漂系数为9.3×10－6/℃;电源电压为0.8~3.3 V时,电压调整率为0.16%,电源电压抑制比为－58.2 dB@100 Hz,电路功耗仅为109 nW,芯片面积为0.01 mm²。     

一种低功耗宽带低噪声放大器

设计了一种应用于无线传感网的低功耗宽带低噪声放大器。通过使用电容交叉耦合的共栅放大器结构来提高增益,同时实现宽带输入阻抗匹配。运用PMOS和NMOS层叠结构实现电流复用,降低了功耗。该低噪声放大器采用0.18 μm SMIC CMOS工艺设计。后仿真结果表明,该放大器在1.8 V电源供电下的功耗仅为0.712 mW,在3 dB带宽0.043~1.493 GHz范围内的峰值增益为20.44 dB,最小噪声系数为4.024 dB,输入3阶交调点为-3.73 dBm。     

一种低功耗双频段低噪声放大器

基于TSMC 0.18 μm CMOS工艺,设计并实现了一种双频段低噪声放大器(DB-LNA)。在输入级中,采用了2个LC并联谐振网络串联结构,结合PMOS管的源极负反馈电感,实现了DB-LNA在双频段的输入阻抗匹配。在放大级中,采用CMOS互补共源放大结构和电流复用技术,在提高系统增益的同时,实现了DB-LNA的低功耗。在输出级中,采用NMOS晶体管作电流源的源跟随器,对信号电压进行缓冲,实现了输出阻抗匹配。利用ADS进行仿真验证,结果表明,该低噪声放大器在1.9 GHz和2.4 GHz 2个工作频段下,其增益(S₂₁)分别为26.69 dB和20.12 dB;输入回波损耗(S₁₁)分别为-15.45 dB和-15.38 dB;输出回波损耗(S₂₂)分别为-16.73 dB和-20.63 dB;噪声系数(NF)分别为2.02 dB和1.77 dB;在3.5 V的工作电压下,静态功耗仅有9.24 mW。     

一种低抖动低杂散的亚采样锁相环

设计了一个5.156 25 GHz低抖动、低杂散的亚采样锁相环,使用正交压控振荡器产生4路等相位间隔时钟。分析了电荷泵的杂散理论,使用差分缓冲器和互补开关对实现了低杂散。使用Dummy采样器和隔断缓冲器,进一步减小了压控振荡器对杂散的恶化。该亚采样锁相环在40 nm CMOS工艺下实现,在1.1 V的供电电压下,功耗为7.55 mW;在156.25 MHz频偏处,杂散为-81.66 dBc;亚采样锁相环输出时钟的相位噪声在10 kHz~100 MHz区间内积分,得到均方根抖动为0.26 ps。     

一种低压低功耗有源电感

提出了一种低压低功耗有源电感(LVLPAI)。它由新型正跨导器、负跨导器以及电平转换模块构成。其中,电平转换模块与新型正跨导器的输入端和负跨导器的输出端连接,同时,新型正跨导器采用了PMOS晶体管,并将栅极和衬底短接,最终使得有源电感可在低压下工作,且在不同频率下具有低的功耗。基于0.18 μm RF CMOS工艺进行性能验证,并与传统AI进行对比。结果表明,LVLPAI和传统AI比较,在1.5 GHz、2.7 GHz、4.4 GHz这三个频率处分别取得三个电感值3 326 nH、1 403 nH、782 nH的条件下,前者和后者的工作电压分别为0.8 V、1 V、1.2 V和1.5 V、1.6 V和1.7 V,分别下降了46.7%、37.5%、29.4%;功耗分别为0.08 mW、0.25 mW、0.53 mW和0.14 mW、0.31 mW、0.62 mW,分别下降了42.9%、19.4%、14.5%。     

低压、低功耗SOI电路的进展

最近 IBM公司在利用 SOI(Silicon- on- insulator)技术制作计算机中央处理器 (CPU)方面取得了突破性的进展 ,该消息轰动了全世界。SOI电路最突出的优点是能够实现低驱动电压、低功耗。文中介绍了市场对低压、低功耗电路的需求 ,分析了 SOI低压、低功耗电路的工作原理 ,综述了当前国际上 SOI低压、低功耗电路的发展现状。     

Low Voltage Low Power Single Ended Operational Transconductance Amplifier for Low Frequency Applications

Wireless Personal Communications - This paper presents the designing of a low voltage low power single ended operational transconductance amplifier (OTA) for low frequency application. The designed...     

改进结构的低压低功耗CMOS带隙基准源

提出了一种低电压、低功耗、中等精度的带隙基准源,针对电阻分流结构带隙基准源在低电源电压下应用的不足作出了一定的改进,整体电路结构简单且便于调整,同时尽可能地减少了功耗.该电路采用UMC 0.18 μm Mixed Mode 1.8 V CMOS工艺实现.测试结果表明,电路在1 V电源电压下,在-20～30℃的温度范围内,基准电压的温度系数为20×10-6/℃,低频时的电源电压抑制比为-54 dB,1 V电源电压下电路总功耗仅为3μW.     

70MHz低噪声低失真调相器

本文介绍了一种低噪声低失真相位调制器的设计方法，对电路进行了具体的分析和设计，给出了主要技术指标的实验结果。     

低延迟低电压电流比较器

设计了一种基于改进共源共栅电流镜的CMOS电流比较器,该比较器在1 V电压且电压误差±10%的状态下都正常工作,同时改进后的结构能够在低电压下取得较低的比较延迟。电路的输入级将输入的电流信号转化为电压信号,电平移位级的引入使该结构能够正常工作在不同的工艺角和温度下,然后通过放大器和反相器得到轨对轨输出电压。基于SMIC 0.18μm CMOS工艺进行了版图设计,并使用SPECTRE软件在不同工艺角、温度和电源电压下对电路进行了仿真。结果表明,该电路在TT工艺角下的比较精度为100 nA,平均功耗为85.53μW,延迟为2.55 ns,适合应用于高精度、低功耗电流型集成电路中。     

一种增益可调节的MB-LPC-LNA

采用低噪声有源电感,设计了一种增益可调节的MB-LPC-LNA。在输入级,采用带有噪声抵消支路的有源电感,实现了不同频率下输入阻抗匹配与输入噪声的匹配;放大级采用共射共基-共射电流复用结构,实现了低功耗;在输出端使用了一个电阻负载,实现了输出阻抗匹配。基于Jazz 0.35 μm SiGe BiCMOS工艺库,采用射频集成电路设计工具ADS,对该MB-LPC-LNA的性能进行验证。结果表明,在3.6 GHz和5.6 GHz两个频带下,该LNA的输入输出匹配良好,输入回波损耗分别为-21.9 dB和-21.7 dB,输出回波损耗分别为-23.5 dB和-16.0 dB;反向隔离度良好,均小于-80 dB;噪声性能良好,噪声系数分别为4.33 dB和4.51 dB;电压放大性能良好,增益分别为23.7 dB和23.9 dB;功耗较低,分别为14.9 mW和15.4 mW;线性度良好,IIP3和OIP3分别为-9 dBm和13 dBm。