双极晶体管LNA的分析与设计

低噪声放大器（LNA）在射频系统中是作为接收端的前端，其增益、噪声、非线性、匹配等性能对整个接收机至关重要。随着现代通信电子技术的发展，迫切需要低噪声、高增益、低偏置、小体积的射频放大器。我们利用Ansoft的设计软件designer，设计了用于1．5GHz的低噪声放大器，器件选用Philip公司的BFG425W双极晶体管，文章主要从共发LNA电路的噪声分析入手，通过对电路的分析与仿真，对其参数进行了优化，最后提出了几点改进的措施。     

Ku频段小型化低噪声放大器的设计

设计制作了一款基于微组装工艺的小型化低噪声放大器（LNA）。该器件广泛选用裸管芯、芯片电容等微型器件,采用两级放大电路结构,使用AWR与HFSS电磁仿真软件进行设计、优化和仿真,运用键合金丝微波特性进行噪声系数调试,实现较好的低噪声微波特性。最终实现了在12.25GHz-12.75GHz 工作频段,增益大于20dB,噪声系数小于1.2dB的低噪声放大器,整体电路尺寸仅为12mm×10mm×7mm。     

应用于双频GPS接收机的CMOS低噪声放大器设计

结合双频GPS接收机的主要性能,提出了第一级低噪声放大器实现方案和电路实现方式.通过对影响单端LNA性能主要因素的分析,在电路结构和封装打线方式上进行改进,实现了低噪声系数高转换增益的单端LNA,从而提高了接收机灵敏度和噪声性能.     

增益自适应高频低噪声放大器的单片集成设计研究

高频低噪声放大器(LNA)是无线通讯设备关键器件之一。由于无线通讯设备特别是移动通讯设备使用环境的条件限制,往往需要LNA器件具有自适应增益功能,以保证接收信号的稳定性。拟设计一款具有自适应增益控制的高频LNA单片集成电路,以TSMC 0.18μm的RF-CMOS器件模型和工艺参数,给出一个增益范围在0~17dB、噪声抑制比为0.2dB,适用于DCS1800手机中的1.8GHz增益自适应CMOS放大器电路。     

GaAs低噪声放大器的抗静电设计

基于提升GaAs低噪声放大器(LNA)的抗静电(ESD)能力的需求,且实现器件小型化轻量化,设计了一种S波段GaAs低噪声放大器的ESD防护电路,该电路利用1/4波长线的微波特性,通过1/4波长微带线并联在GaAs芯片的输入输出端,瞬态二极管(TVS)并联在芯片的电源端,不改变器件原有封装尺寸的条件下构成保护结构.基于ESD人体模型,运用静电模拟仪器对低噪声放大器进行了模拟试验,并对其性能进行了测试.结果表明,在6.5 mm×6.5 mm×2.4 mm的封装尺寸下,器件的抗静电能力从250 V提高到了1 000 V,在频率为2.6～3.7 GHz,带内增益大于25 dB,增益平坦度小于-±0.5 dB,噪声系数小于1.5 dB,满足高可靠领域应用的要求.     

基于IEEE802.11a标准的SiGe HBT LNA的设计

基于IEEE802.11a标准描述了一款SiGe HBT低噪声放大器(LNA)的设计.为适应该标准的要求,给出了噪声、功率增益及稳定性的优化方法.选用SiGe HBTs作为有源元件,采用T型输入、输出匹配网络设计了电路,并用安捷伦ADS-2006A软件对噪声系数、增益等各项指标进行了仿真.最终在频率为5.2 GHz下,LNA噪声系数F为1.5 dB,增益S21达到12.6 dB,输入、输出反射系数S11和|S22较好,在工作频带内小于-10 dB,LNA性能良好.     

微波低噪声放大器的设计与仿真

低噪声放大器在接收系统中能降低系统的噪声和接收机灵敏度,是接收系统的关键部件。文中按照低噪声放大器电路的设计要求,完成了2GHz基站前端射频低噪声放大器的电路设计,并通过ADS仿真软件对电路进行仿真和优化。最终表明,采用本方案设计的LNA增益约为15dB,噪声系数约为1．2dB,性能稳定,完全达到了通信接收机中对LNA指标的要求。     

一种新型900MHz CMOS低噪声放大器的设计

对两种低噪声放大器(LNA)的构架进行了比较,详细推导了共源LNA的噪声系数与输入晶体管栅宽的关系及优化方法,设计了一种采用0.6 μ m标准CMOS工艺,工作于900MHz的新型差分低噪声放大器.在900MHz时,噪声系数为1.5 dB的情况下可提供22.5 dB的功率增益,-3dB带宽为1 50MHz,S11达到-38dB,消耗的电流为5mA.     

硅基双极低噪声放大器的能量注入损伤与机理

针对Si基双极型低噪声放大器(LNA),用脉冲调制150MHz射频信号在其输入端进行了能量注入实验,研究结果表明Si基LNA的噪声系数和增益特性都是注入能量的敏感参数. 样品解剖和电路仿真显示能量作用使LNA内部晶体管出现基极/发射极金属化损伤,基极金-半接触电阻增大导致了LNA噪声系数增大,而Si基双极器件hFE随时间正向漂移损伤模式使LNA增益随注入能量的增加而增大. 研究表明,由于能量作用下损伤效应的复杂性,以往可靠性研究中单纯采用增益的变化来衡量器件与电路的损伤效应的方法是不全面的.     

一种130~150 GHz毫米波低噪声放大器

基于65 nm CMOS工艺,设计了一种工作于130~150 GHz的毫米波低噪声放大器(LNA),它采用五级级联共源组态的拓扑结构。第一级电路采用最小噪声匹配,保证了放大器的噪声性能。后级电路采用最大增益匹配,保证电路具有较高的增益。对无源器件进行了结构优化,电感的品质因数在140 GHz处达到15以上。仿真结果表明,在1.2 V电源电压、0.45 V栅极偏置电压下,该LNA的直流功耗为54.1 mW。在130~150 GHz频带内,噪声系数小于7.5 dB,增益大于18 dB。芯片尺寸为0.5 mm×0.3 mm。该LNA有望被应用于D波段接收系统中。     

0.1～2.8GHz超宽带低噪声放大器的研制

选用噪声较小、增益较高且工作电流较低的放大管ATF55143,利用两种负反馈和宽带匹配技术,结合ADS软件的辅助设计,研制出宽带低噪声放大器。在0.1～2.8GHz范围内,其增益大于30dB,平坦度小于±1.3dB,噪声系数小于1.45dB,工作电流小于60mA,驻波比小于1.8。该放大器成本较低,体积较小,可应用于各种微波通讯领域。     

宽带CMOS低噪声放大器的设计

文章主要介绍应用于集群接收机系统的350MHz～470MHz低噪声放大器,采用0.6μm CMOS工艺。探讨了优化低噪声放大器的噪声系数、增益与线性度的设计方法,同时对宽带输入输出匹配进行了分析。这种宽带低噪声放大器的工作带宽350MHz～470MHz,噪声系数小于3dB,增益为24dB,增益平坦度为±1dB,输入1dB压缩点大于-15dBm。     

3～10GHz SiGe HBTs超宽带低噪声放大器的设计

根据UWB(Ultra-wideband)无线通信标准.提出了一款超宽带低噪声放大器并进行了设计.该放大器选用高性能的SiGe HBTs,同时采用并联和串联多重反馈的两级结构,以达到超宽频带、高增益、低噪声系数以及良好的输入输出匹配的目的.仿真结果表明,放大器在3-10 GHz带宽内,增益.S21高达21 dB,增益平坦度小于1.5 dB,噪声系数在2.4～3.3 dB之间.输入输出反射系数(S11和S22)均小于-9 dB,并且在整个频带内无条件稳定.所有结果表明该LNA性能良好.     

低功耗IR-UWB接收机和LNA设计研究

在分析各种超宽带(UWB)接收机系统结构的基础上,提出了一种低功耗IR-UWB接收机结构.该结构基于非相干通信机制,使用自混频技术和脉冲宽度调制方式(PPM).在该结构中,低噪声放大器(LNA)的低功耗优化是系统低功耗实现的关键.综合分析各种宽带LNA结构,提出了一种低功耗LNA设计.该LNA采用65 nmCMOS标准...     

A 0.6-V Low Power UWB CMOS LNA

This paper presents the design of a low-power ultra-wideband low noise amplifier in 0.18-mum CMOS technology. The inductive degeneration is applied to the conventional distributed amplifier design to reduce the broadband noise figure under low power operation condition. A common-source amplifier is cascaded to the distributed amplifier to improve the gain at high frequency and extend the bandwidth. Operated at 0.6V, the integrated UWB CMOS LNA consumes 7mW. The measured gain of the LNA is 10dB with the bandwidth from 2.7 to 9.1GHz. The input and output return loss is more than 10dB. The noise figure of the LNA varies from 3.8 to 6.9dB, with the average noise figure of 4.65dB. The low power consumption of this work leads to the excellent figure of gain-bandwidth product (GBP) per milliwatt     

基于反馈技术的宽带低噪声放大器的设计

介绍了宽带放大器的设计方法和负反馈技术。选用增益高、噪声小的高电子迁移率晶体管（HEMT）ATF54143,利用负反馈和宽带匹配技术,设计制作了一个高增益低噪声放大器,并借助于安捷伦公司的微波电路仿真软件ADS进行仿真和优化。测试表明,在50-300 MHz的频率范围内,低噪声放大器的增益大于22 dB,平坦度小于±0.3 dB,噪声系数小于1.25,输入驻波小于1.4,输出驻波小于1.3。     

Linearization technique using bipolar transistor at 5 GHz low noise amplifier

A CMOS low noise amplifier (LNA) used in wireless communication systems, such as WLAN and CDMA, must have low noise figure, high linearity, and sufficient gain. Several techniques have been proposed to improve the linearity of CMOS LNA circuits. The proposed low noise amplifier achieves high third-order input intercept point (IIP3) using multi-gated configuration technique, by using two transistors, the first is the main CMOS transistor, and the second is bipolar transistor in TSMC 0.18 m technology. Bipolar transistor is used to cancel the third-order component from MOS transistor to fulfill high linearity operation. This work is designed and fabricated in TSMC 0.18 m CMOS process. At 5 GHz, the proposed LNA achieves a measurement results as 16 dBm of IIP3, 10.5 dB of gain, 2.1 dB of noise figure, and 8 mW of power consumption.     

Development of Integrated Broad-Band CMOS Low-Noise Amplifiers

This paper presents a systematic design methodology for broad-band CMOS low-noise amplifiers (LNAs). The feedback technique is proposed to attain a better design tradeoff between gain and noise. The network synthesis is adopted for the implementation of broad-band matching networks. The sloped interstage matching is used for gain compensation. A fully integrated ultra-wide-band 0.18-mum CMOS LNA is developed following the design methodology. The measured noise figure is lower than 3.8 dB from 3 to 7.5 GHz, resulting in the excellent average noise figure of 3.48 dB. Operated on a 1.8-V supply, the LNA delivers 19.1-dB power gain and dissipates 32 mW of power. The gain-bandwidth product of the UWB LNA reaches 358 GHz, the record number for the 0.18-m CMOS broad-band amplifiers. The total chip size of the CMOS UWB LNA is 1.37 times 1.19 mm².     

L波段砷化镓单片低噪声放大器

设计、研制了一种工作在Ｌ波段的ＧａＡｓ单片低噪声放大器。该放大器在ＨＰ－８５１０Ｂ网络分析仪和ＨＰ－８９７０Ｂ自动噪声仪上的测试结果为：１．１～１．５ＧＨＺ频段，ＮＦ≤２．０ｄＢ，Ｇ≥１８ｄＢ，ＶＳＷＲ（ｉｎ，ｏｕｔ）≤２：１，增益起伏≤０．５ｄＢ；在１．５～２．０ＧＨＺ频段ＮＦ≤２．５ｄＢ，Ｇ≥１８ｄＢ，ＶＳＷＲ（ｉｎ，ｏｕｔ）≤２：１，增益起伏≤±０．５ｄＢ。     

A GaAs monolithic 6 GHz low-noise amplifier for satellite receivers

A design approach and accurate modeling techniques developed to realize a GaAs monolithic, 6-GHz, two-stage, low-noise amplifier (LNA) with a measured 1.7 dB noise figure and associated 21 dB gain are discussed. This self-biased LNA design, with chip dimensions of 80 mil×135 mil, utilizes an ion-implantation FET model which predicts measured in-band amplifier gain to within 0.5 dB and peak frequency response to within 4%. The derived noise parameter estimation process, which uses a Gaussian elimination technique to predict the measured noise figure to within 0.2 dB, reduces a set of complex, binomial equations to simple relationships which are easily programmable. A deep-recessed gate realization of this LNA design demonstrates that LNA low-noise performance is achievable under FET saturated drain current conditions