一种基于40 nm CMOS工艺的40 Gbit/s低噪声跨阻放大器

采用40 nm CMOS工艺,设计了一个工作在40 Gbit/s数据速率的高速低噪声跨阻放大器(TIA)。为了同时兼顾噪声和带宽性能,创造性提出了一种多级串联跨阻放大器结构。输入级采用基于反相器结构的伪差分跨阻放大器,通过增加反馈电阻来减小输入电流噪声,第二级的前向运放用来抑制后级均衡器的噪声,第三级用连续时间线性均衡器(CTLE)对前级不足的带宽进行补偿,后面的三级限幅放大器(LA)对电压信号进一步放大。限幅放大器利用并联电感峰化技术和负跨导技术来提高带宽和增益。最终,信号由输出驱动器(OD)输出到片外,输出驱动器采用T-COIL技术。仿真结果表明,整条链路可以实现84 dBΩ和63 dBΩ的跨阻增益,带宽分别为31 GHz和34 GHz,输入电流积分噪声(rms)为1.75 μA。     

基于SiGe BiCMOS工艺的25Gbit/s跨阻放大器设计

采用0.25 μm SiGe双极CMOS (BiCMOS)工艺设计并实现了一种传输速率为25 Gbit/s的高速跨阻前置放大器(TIA).在寄生电容为65fF的情况下,电路分为主放大器模块、两级差分模块和输出缓冲模块.相比传统的跨阻放大器,TIA采用Dummy形式实现了一种伪差分的输入,减小了共模噪声,提高了电路的稳定性;在差分级加入了电容简并技术,有效地提高了跨阻放大器的带宽;在各级之间引入了射极跟随器,减小了前后级之间的影响,改善了电路的频域特性.电路整体采用了差分结构,抑制了电源噪声和衬底噪声.仿真结果表明跨阻放大器的增益为63.6 dBQ,带宽可达20.4 GHz,灵敏度为-18.2 dBm,最大输出电压为260 mV,功耗为82 mW.     

一种2.5Gb/s CMOS宽动态范围光接收机模拟前端电路

基于55nm CMOS工艺,设计了一种具有宽动态范围的2.5Gb/s光接收机模拟前端电路。作为光接收机的输入级电路,为了获得低噪声和高灵敏度性能,跨阻放大器(TIA)基于三级反相器级联结构,同时采用双自动增益控制(DAGC)电路来扩大输入信号的动态范围。为了提高增益,引入后置放大器,包括电平转换电路和三级差分放大电路,同时利用电容简并的方法来进一步拓展带宽,最后进行缓冲器输出。测试结果表明,在误码率为10-12的情况下,光接收机的输入灵敏度为-26dBm,过载光功率为3dBm,动态范围达到29dBm。光接收机在3.3V供电电压下,电流功耗为36mA,整体芯片面积为1176μm×985μm。     

一种10 Gbit/s光接收机前置放大器

基于0.18 μm BiCMOS工艺,设计了一种适用于光纤通信的10 Gbit/s光接收机前置放大器。电路由跨阻放大器、两级可变增益放大器、缓冲器、直流偏移消除电路、峰值探测器和自动增益控制环路组成。跨阻放大器采用并联-并联负反馈结构,在满足增益、带宽要求前提下实现低噪声特性。后级放大器引入了增益可变控制,获得宽输入动态范围,同时采用电容简并技术提升带宽。版图后仿真结果表明,在小信号光电流输入下,放大器的差分跨阻增益为10.7 kΩ,-3 dB带宽为7.4 GHz,平均等效输入噪声电流密度为16.9 pA/Hz。可调增益范围在25.2~80.6 dBΩ内,输入动态范围超过40 dB。在3.3 V电压下,静态功耗为166 mW,版图尺寸为764 μm540 μm。     

单片集成CMOS光接收前端电路设计

文中采用SMIC 0.18μm CMOS工艺设计了适用于芯片间光互连的的接收机前端放大电路,将跨阻放大器(TIA)和限幅放大器(LA)集成于同一块芯片中.跨阻放大器采用调制型共源共栅(RGC)结构来提高其带宽,限幅放大器采用二阶有源反馈结构和有源电感负载来获得高的增益带宽积.整个接收机前端放大电路具有85dB中频增益,-3dB带宽为4.36GHz.芯片的面积为1mm×0.7mm,在1.8V电源电压下功耗为144mW.     

一种用于生物信号采集的CMOS全差分前置跨阻放大器设计

针对生物信号微弱、变化范围大等特点设计了一种用于检测微弱电流的全差分跨阻放大器(TIA)电路结构。不同于传统电路的单端输入,该结构采用高增益的全差分两级放大器实现小信号输入及轨到轨输出。基于CSMC 0.18μm CMOS工艺,采用1.8V电源电压对设计的电路进行了仿真,仿真结果表明:TIA输入电流动态范围为100nA^10μA,最大跨阻增益达到104.38dBΩ,-3dB带宽为4MHz,等效输入噪声电流为1.26pA/Hz。对电路进行跨阻动态特性仿真表明,在输入电流为100nA时,输出电压的动态摆幅达到3.24mV,功耗仅为250μW,总谐波失真(THD)为-49.93dB。所设计的高增益、低功耗、宽输入动态范围TIA适用于生物医疗中极微小生物信号的采集,可作为模块电路集成在便携设备中。     

CMOS光接收机宽带前置放大器的设计

采用TSMC0.18μmCMOS工艺设计了光接收机宽带前置放大器。该前置放大器采用具有反馈特性的跨阻放大器实现,采用了RGC(RegulatedCasacoe)电路作为输入级,同时在电路中引入电感并联补偿的技术,以拓展前置放大器的带宽。仿真结果表明:1.8V单电压源供电情况下,电路功耗15.2mW,中频互阻增益为58.4dBΩ,-3dB带宽可达到10.2GHz,可工作在10Gb/s速率。     

一种基于90 nm SiGe BiCMOS工艺的4×112 Gbit/s PAM-4跨阻放大器

基于90 nm SiGe BiCMOS工艺,设计了一种高速(4×112 Gbit/s)四阶脉冲幅度调制跨阻放大器电路。为了兼顾高带宽和低噪声,采用了并联反馈架构的输入级电路。提出一种新颖的基于双吉尔伯特单元的可变增益放大器结构来适应宽动态范围的输入电流。电路利用射级退化技术来提高带宽和改善线性度。芯片测试结果表明,光接收前端链路可以实现最大74 dBΩ的跨阻增益,带宽为32 GHz,输入参考噪声电流密度为5.6 pA·Hz^-1/2,高至3 mA的输入电流峰峰值下总谐波失真小于5%。跨阻放大器芯片进一步集成至400G QSFP-DD模块,测试结果表明,模块性能满足400G以太网FR4标准的灵敏度和传纤距离要求。     

基于标准BiCMOS工艺的1.5 Gbit/s调节型共源共栅光接收机

基于IBM 0.18μm SiGe BiCMOS标准工艺设计实现了一种高速、低功耗的光接收机前端模拟电路。接收机芯片包括调节型共源共栅(RGC)跨阻放大器(TIA)、四级限幅放大器(LA)和输出缓冲电路(buffer)。采用高跨导SiGe异质结双极晶体管(HBT)作为输入级的RGC TIA有效隔离了探测器结电容和输入寄生电容的影响,更好地拓展了光接收机的带宽。仿真结果表明,在1.8V电源电压供电下,驱动50Ω电阻和10pF电容负载时,光接收机前端的跨阻增益为76.67dB,-3dB带宽为2.1GHz。测试结果表明,光接收机前端电路的-3dB带宽为1.2GHz,跨阻增益为72.2dB,在误码率(BER)为10-9的条件下,光接收机实现了1.5Gbit/s的数据传输速率。在1.8V电源电压下,芯片功耗仅为44mW,芯片总面积为800μm×370μm。     

56 Gbit/s PAM4 CMOS光接收机前端电路设计

基于65 nm CMOS工艺设计了一种56 Gbit/s PAM4光接收机前端放大电路.前级为差分形式的跨阻放大器,采用共栅前馈型结构降低输入阻抗,并在输入端串联电感,有效提高了跨阻放大器的带宽和灵敏度.后级放大器采用具有线性增益控制的多级级联可变增益放大器,实现对输出摆幅的自动控制.输出缓冲器采用源极退化技术来拓展带...