一种基于40 nm CMOS工艺的40 Gbit/s低噪声跨阻放大器

采用40 nm CMOS工艺,设计了一个工作在40 Gbit/s数据速率的高速低噪声跨阻放大器(TIA)。为了同时兼顾噪声和带宽性能,创造性提出了一种多级串联跨阻放大器结构。输入级采用基于反相器结构的伪差分跨阻放大器,通过增加反馈电阻来减小输入电流噪声,第二级的前向运放用来抑制后级均衡器的噪声,第三级用连续时间线性均衡器(CTLE)对前级不足的带宽进行补偿,后面的三级限幅放大器(LA)对电压信号进一步放大。限幅放大器利用并联电感峰化技术和负跨导技术来提高带宽和增益。最终,信号由输出驱动器(OD)输出到片外,输出驱动器采用T-COIL技术。仿真结果表明,整条链路可以实现84 dBΩ和63 dBΩ的跨阻增益,带宽分别为31 GHz和34 GHz,输入电流积分噪声(rms)为1.75 μA。     

基于55 nm CMOS工艺的2.5 Gbit/s高灵敏度跨阻放大器

基于55 nm CMOS工艺,设计了一种工作速率为2.5 Gbit/s的高灵敏度跨阻放大器(TIA)。TIA输入级电路采用三级反相器级联结构。为了提高动态范围,采用了双自动控制增益(AGC)电路来调节反馈电阻阻值。输入级电路后级的三级差分放大器进一步放大电压信号,并运用有源电感峰化技术来提高带宽,最后进行缓冲器输出。为了降低跨阻放大器的噪声,设计了基准带隙电路和电压偏置电路,采用温度补偿技术来保证芯片的温度稳定性。电路仿真结果表明,在误码率BER=1×10-12情况下,TIA的后仿真灵敏度为-30.2 dBm, 跨阻增益为87.5 dBΩ,带宽为1.8 GHz。在3.3 V电压的条件下,功耗为119.4 mW。     

一种64 GBaud双通道差分线性跨阻放大器

【目的】针对400 Gbit/s双偏振(DP)-16正交幅度调制(QAM)相干光接收机应用的核心线性跨阻放大器(TIA)实现问题。【方法】文章基于先进锗硅异质结双极型互补氧化物半导体(SiGe BiCMOS HBT)工艺实现了一种64 GBaud双通道差分线性TIA。芯片核心由两路完全相同的信号放大通道组成，以输入放大相干接收的I和Q分量。信号放大通道电路采用全差分电压并联负反馈结构作为核心TIA,采用两级差分可变增益放大器(VGA)级联结构实现进一步信号放大，单端输出阻抗50Ω的电流模逻辑(CML)缓冲器作为输出级。在输入两端，分别引入了独立的直流恢复(DCR)环路以消除输入信号直流分量及差分输出直流失调，并引入了全差分直流失调消除(DCOC)以消除工艺失配产生的输出直流失调，提高电路线性度。为了提高输入动态线性范围，引入了自动增益控制(AGC)电路以自动根据输入信号强度调节TIA跨阻及VGA增益，避免信号饱和失真；为了优化输出阻抗匹配，减小静电放电(ESD)二极管寄生电容影响，输出级采用了三端口桥式-T网络(T-Coil)电感峰化负载结构，以改善输出回损，提高带宽。芯片采用先进Si...     

一种用于生物信号采集的CMOS全差分前置跨阻放大器设计

针对生物信号微弱、变化范围大等特点设计了一种用于检测微弱电流的全差分跨阻放大器(TIA)电路结构。不同于传统电路的单端输入,该结构采用高增益的全差分两级放大器实现小信号输入及轨到轨输出。基于CSMC 0.18μm CMOS工艺,采用1.8V电源电压对设计的电路进行了仿真,仿真结果表明:TIA输入电流动态范围为100nA^10μA,最大跨阻增益达到104.38dBΩ,-3dB带宽为4MHz,等效输入噪声电流为1.26pA/Hz。对电路进行跨阻动态特性仿真表明,在输入电流为100nA时,输出电压的动态摆幅达到3.24mV,功耗仅为250μW,总谐波失真(THD)为-49.93dB。所设计的高增益、低功耗、宽输入动态范围TIA适用于生物医疗中极微小生物信号的采集,可作为模块电路集成在便携设备中。     

CMOS 1.4THzΩ 155Mb/s光接收机差分跨阻前置放大器

采用本土CSMC 0.6μm标准CMOS技术设计实现了一种用于光纤用户网的CMOS跨阻前置放大器.电路采用差分结构以提高共模抑制比,减小高频下电源波动和寄生反馈通路的干扰,抑制衬底耦合噪声和温漂,从而有效抑制前置放大器的噪声.同时前置放大器为双端输出,易与后面差分结构的主放大器级联,无需单端-双端转换电路和片外元件,电路结构更为简单,实现了单片集成.电路采用单级放大结构,比通常的多级电路更为稳定.测试结果表明,前置放大器在5V电源电压下增益-带宽积可达1.4THzΩ,等效输入电流噪声为1.81pA/ Hz,可稳定工作在155Mb/s(STM-1)的速率上.     

56 Gbit/s PAM4 CMOS光接收机前端电路设计

基于65 nm CMOS工艺设计了一种56 Gbit/s PAM4光接收机前端放大电路.前级为差分形式的跨阻放大器,采用共栅前馈型结构降低输入阻抗,并在输入端串联电感,有效提高了跨阻放大器的带宽和灵敏度.后级放大器采用具有线性增益控制的多级级联可变增益放大器,实现对输出摆幅的自动控制.输出缓冲器采用源极退化技术来拓展带...     

CMOS 1.4THzΩ 155Mb/s光接收机差分跨阻前置放大器

采用本土CSMC0.6μm标准CMOS技术设计实现了一种用于光纤用户网的CMOS跨阻前置放大器.电路采用差分结构以提高共模抑制比,减小高频下电源波动和寄生反馈通路的干扰,抑制衬底耦合噪声和温漂,从而有效抑制前置放大器的噪声.同时前置放大器为双端输出,易与后面差分结构的主放大器级联,无需单端-双端转换电路和片外元件,电路结构更为简单,实现了单片集成.电路采用单级放大结构,比通常的多级电路更为稳定.测试结果表明,前置放大器在5V电源电压下增益-带宽积可达1.4THzΩ,等效输入电流噪声为1.81pA/Hz,可稳定工作在155Mb/s(STM-1)的速率上     

基于BiCMOS工艺的光接收机前端电路

基于IBM 0.18μm SiGe BiCMOS工艺设计,实现了光接收机模拟前端,电路整体结构包括差分共射跨阻放大器(TIA)、限幅放大器(LA)以及输出缓冲级(Buffer)。采用SiGe异质结双极晶体管(HBT)作为输入级的差分共射跨阻放大器大大地减小了输入电阻,更好地展宽了频带。仿真结果表明,在1.8V电源电压供电下,驱动50Ω电阻和10pF电容负载时光接收机前端跨阻增益为74.59dB,带宽为2.4GHz,功耗为39.6mW。在误码率为10-9、输入电流为50μA的条件下,光接收机前端电路实现了3Gb/s的数据传输速率。实测结果表明,光接收机的-3dB带宽为1.9GHz。芯片面积为910μm×420μm。     

一种高增益、大带宽跨阻放大器的设计

作为激光近炸引信中探测与目标识别核心元件的光电探测器,其性能取决于光电二极管和相应的放大电路。针对引信、制导应用对光电探测器的要求,提出一种新型高增益、大带宽跨阻放大器设计。该跨阻放大器由两级放大电路构成,第一级由两个对称的RGC（Regulated Cascode）结构组成,消除光电二极管漏电流对直流工作点影响,隔离光电二极管寄生电容提升工作带宽;第二级放大电路由三个级联的电流复用反相放大器构成,是跨阻放大器的主要增益级;最后以射级跟随器输出,为后续系统提供足够的电压摆幅。 该电路基于SMIC 0.35μm 标准CMOS工艺设计,仿真结果表明：跨阻增益为110.2dBΩ,带宽为46.7MHz,40MHz处的等效输入噪声电流谱密度低至1.09pA/ ,带宽内等效输出噪声电压为5.37mV。测试结果表明,跨阻放大器增益约为109.3 dBΩ,输出电压信号上升时间约为7.8ns,等效输出噪声电压大小为6.03mV,功耗约为10mW,对应芯片面积为1560×810μm2。 关键字：跨阻放大器、高增益、大带宽、RGC、反相放大器     

基于GaAs E/D PHEMT工艺的单片集成光接收芯片

设计并实现了一款适用于广电混合光纤同轴电缆网络(HFC)的高增益单片集成光接收芯片,该芯片主要包括跨阻放大器(TIA)、衰减器(VVA)和输出放大器三部分.跨阻放大器采用差分结构,相较于单端TIA提高了噪声性能,衰减器采用相位相消方式实现信号衰减,输出放大器为芯片补足增益并实现阻抗匹配.使用ADS仿真软件进行电路设计、版图设计、仿真验证,采用GaAs 0.25μm E/D PHEMT工艺进行了流片.测试结果表明,芯片实现了42 dB的最大增益,在0～3V控制电压下,0～28 dB的连续可调增益范围,工作频率为50 MHz～1 GHz,差分输入单端输出,输出负载为75 Ω,芯片面积1 412 μm×1 207 μm,芯片性能符合设计目标.     

A RGC-based,low-power,CMOS transimpedance amplifier for 10Gb/s optical receivers

ABSTRACT

In this paper, a new low-power transimpedance amplifier (TIA) based on a modified Regulated Cascode (RGC) circuit structure followed by a closed-loop post-amplifier is proposed for 10 Gb/s applications. The main objective of this work is to reduce the power consumption while, the frequency bandwidth of the proposed amplifier is increased considerably. The booster of a conventional RGC is modified by a cascoded transistor and its effect on the performance of the circuit is studied mathematically, which are verified by simulations. The bandwidth extension is occurred due to increasing the gain of the booster amplifier in the RGC stage, which isolates further the input capacitance and results in a reduced input resistance value hence, a higher input pole frequency is obtained in comparison with other conventional RGC structures. On the other hand, by using an active inductive peaking technique, the frequency of the output pole is also increased which results in a further extension of the frequency bandwidth for the proposed circuit. The proposed TIA is simulated using 90 nm CMOS technology parameters, which shows a 50.5 dBΩ transimpedance gain, 7.3 GHz frequency bandwidth and 1.22 µA_rms input referred noise value for only 1 mW of power consumption at 1.2 V supply voltage.     

10Gb/s光接收机跨阻前置放大器芯片设计研究

采用0.18 μm BiCMOS工艺设计并实现了一种高增益、低噪声、宽带宽以及大输入动态范围的光接收机跨阻前置放大器.在寄生电容为250 fF的情况下,采用全集成的四级放大电路,合理实现了上述各项参数指标间的折中.测试结果表明:放大器单端跨阻增益为73 dB,-3 dB带宽为7.6 GHz,灵敏度低至-20.44 dBm,功耗为74 mW,最大差分输出电压为200 mV,最大输入饱和光电流峰-峰值为1 mA,等效输入噪声为17.1 pA/√Hz,芯片面积为800 μ.m×950μm.     

带有低噪声单端转差分电路的射频增益可控放大器

为了改进传统电路中单端转差分电路的噪声性能,提高传统射频可变增益放大器的覆盖范围和步进精度,该文设计了一种带有低噪声单端转差分电路的射频增益可控放大器。该文利用噪声抵消技术降低了噪声系数,利用电容交叉耦合技术展宽电路带宽,利用输出源级跟随器的增益可调功能实现更高的步进精度。电路采用0.18 mm CMOS工艺,1.8 V供电电源,在170-870 MHz频率信号输入下,可以实现最低3.8 dB的噪声系数,55 dB的动态范围,步进精度0.8 dB,消耗14.76 mW的功耗,面积800 mm×600 mm。测试结果表明在覆盖更宽的频段范围下,该文设计的射频可变增益放大器在消耗相同功率条件下与传统的单端转差分电路相比可以达到更低的噪声系数,同时整个可变增益放大器可以提供更高的步进精度。     

应用于10Gb/s光接收机的全差分CMOS跨阻前置电路设计

设计了一种的低成本、低功耗的10 Gb/s光接收机全差跨阻前置放大电路。该电路由跨阻放大器、限幅放大器和输出缓冲电路组成,其可将微弱的光电流信号转换为摆幅为400 mVpp的差分电压信号。该全差分前置放大电路采用0.18 m CMOS工艺进行设计,当光电二极管电容为250 fF时,该光接收机前置放大电路的跨阻增益为92 dB,-3 dB带宽为7.9 GHz,平均等效输入噪声电流谱密度约为23 pA/(0~8 GHz)。该电路采用电源电压为1.8 V时,跨阻放大器功耗为28 mW,限幅放大器功耗为80 mW,输出缓冲器功耗为40 mW,其芯片面积为800 m1 700 m。     

具有背景抑制功能的长波红外读出电路

为了提高红外焦平面检测目标的灵敏度，目标辐射产生的载流子应尽可能长时间保持，同时应尽可能减少热激发和背景辐射激发的比例。高背景条件下长波红外读出电路的积分电容较快饱和，且长波红外探测器暗电流的非均匀性会影响焦平面的固定图形噪声。基于共模背景抑制结构以及长波碲镉汞探测器暗电流分析的基础上，设计了具有非均匀性矫正的背景抑制电路。传统的背景抑制电路采用单一共模背景抑制或差模背景抑制。差模背景抑制模块的高精度背景记忆一般在小范围区间内。本文背景抑制结构采用共模背景抑制与差模背景抑制相结合，可以在较大的背景噪声范围内有效地降低固定图形噪声以及增大动态范围。该背景抑制结构中共模背景抑制采用电压-电流转换法，差模背景抑制采用电流存储型背景抑制结构。差模背景抑制通过背景记忆时信号放大，背景抑制时信号缩小来提高背景抑制精度。电路采用标准CMOS工艺流片。测试结果表明:读出电路的FPN值为2.08 mV。未开启背景抑制时，焦平面FPN值为48.25 mV。开启背景抑制后，焦平面FPN值降至5.8 mV。基于探测器的暗电流非均匀分布，计算其理论FPN值为40.9 mV。长波红外焦平面输出信号的RMS噪声在0.6 mV左右。     

Bandwidth extension in CMOS with optimized on-chip inductors

We present a technique for enhancing the bandwidth of gigahertz broad-band circuitry by using optimized on-chip spiral inductors as shunt-peaking elements. The series resistance of the on-chip inductor is incorporated as part of the load resistance to permit a large inductance to be realized with minimum area and capacitance. Simple, accurate inductance expressions are used in a lumped circuit inductor model to allow the passive and active components in the circuit to be simultaneously optimized. A quick and efficient global optimization method, based on geometric programming, is discussed. The bandwidth extension technique is applied in the implementation of a 2.125-Gbaud preamplifier that employs a common-gate input stage followed by a cascoded common-source stage. On-chip shunt peaking is introduced at the dominant pole to improve the overall system performance, including a 40% increase in the transimpedance. This implementation achieves a 1.6-kΩ transimpedance and a 0.6-μA input-referred current noise, while operating with a photodiode capacitance of 0.6 pF. A fully differential topology ensures good substrate and supply noise immunity. The amplifier, implemented in a triple-metal, single-poly, 14-GHz f_Tmax, 0.5-μm CMOS process, dissipates 225 mW, of which 110 mW is consumed by the 50-Ω output driver stage. The optimized on-chip inductors consume only 15% of the total area of 0.6 mm²      

8 Gbits/s inductorless transimpedance amplifier in 90 nm CMOS technology

This work presents the design and the measured performance of a 8 Gb/s transimpedance amplifier (TIA) fabricated in a 90 nm CMOS technology. The introduced TIA uses an inverter input stage followed by two common-source stages with a 1.5 kΩ feedback resistor. The TIA is followed by a single-ended to differential converter stage, a differential amplifier and a 50 Ω differential output driver to provide an interface to the measurement setup. The optical receiver shows a measured optical sensitivity of ?18.3 dBm for a bit error rate = 10^?9. A gain control circuitry is integrated with the TIA to increase its input photo-current dynamic range (DR) to 32 dB. The TIA has an input photo-current range from 12 to 500 μA without overloading. The stability is guaranteed over the whole DR. The optical receiver achieves a transimpedance gain of 72 dBΩ and 6 GHz bandwidth with 0.3 pF total input capacitance for the photodiode and input PAD. The TIA occupies 0.0036 mm² whereas the complete optical receiver occupies a chip area of 0.46 mm². The power consumption of the TIA is only 12 mW from a 1.2 V single supply voltage. The complete chip dissipates 60 mW where a 1.6 V supply is used for the output stages.     

A Bandwidth Enhanced Transimpedance Amplifier with Improved Noise Performance

A new TIA topology with enhanced bandwidth is presented in this paper. By adding an extra capacitive feedback loop to the resistive feedback TIA, bandwidth and sensitivity are increased without sacrificing the low power consumption. It is shown that this topology is superior to the self-compensated TIA when the photodiode is integrated on the same die as the TIA. An implementation is presented that boosts the bandwidth by a factor of 9 and reduces the noise by a factor of 4.2 for a photodiode capacitance of 106 pF, the parasitic capacitance of a POF-compliant 1 mm integrated photodiode in 130 nm CMOS.     

1Gb/s CMOS调节型共源共栅光接收机

基于特许0.35μm EEPROM CMOS标准工艺设计了一种单片集成光接收机芯片,集成了双光电探测器(DPD)、调节型共源共栅(RGC)跨阻前置放大器(TIA)、三级限幅放大器(LA,limiting amplifier)和输出电路,其中RGCTIA能够隔离光电二极管的电容影响,并可以有效地扩展光接收机的带宽。测试结果表明,光接收机的3dB带宽为821MHz,在误码率为10-9、灵敏度为-11dBm的条件下,光接收机的数据传输速率达到了1Gb/s;在3.3V电压下工作,芯片的功耗为54mW。