具有夹层的垂直U型栅极TFET的设计

通过使用工艺计算机辅助设计(TCAD)仿真技术提出了一种新型的带有夹层的垂直U型栅极隧穿场效应晶体管(TFET)结构.该器件是通过优化基于Ge的栅极金属核垂直纳米线TFET结构获得的.通过在沟道中增加重掺杂夹层,器件的平均亚阈值摆幅(SSavg)得到了改善;又通过改变器件的源极和漏极材料,器件的开关电流比(Ion/Ioff)得到了改善.对夹层的掺杂浓度和厚度以及沟道的高度也进行了优化.最终优化后的器件开态电流为220 μA/μm,关态电流为3.08×10-10μA/pm,SSavg为8.6 mV/dec,表现出了优越的性能.与初始器件相比,该器件的SSavg减小了 77％,Ion/Ioff增加了两个数量级以上.此外,提出了针对该器件的可行的制备工艺步骤.因此,认为该器件是在超低功耗应用中非常具有潜力的候选器件.     

基于隧穿机理的石墨烯纳米带准一维器件设计北大核心

隧穿场效应晶体管（TFET）在低功耗领域具有很好的应用前景,以优化新型准一维TFET为目的,通过数值仿真研究了以石墨烯纳米带（GNR）为沟道材料的准一维TFET以及受器件尺寸和掺杂浓度控制的器件输运特性及开态和关态电流。以能带调控理论结合局域态密度与电流谱密度间的关系为手段对隧穿效应的机理进行了详细的探讨,分析了禁带宽度、栅覆盖范围、沟道长度和源漏掺杂浓度4个变量对输运过程的影响,进而确定了其对器件性能影响的变化趋势,并总结了相应原则,得到了有利于提高驱动能力、降低静态功耗以及满足数字电路一般性要求的准一维器件的设计策略。这一研究可为基于准一维材料的TFET的设计提供参考,推动基于平面材料的新型器件的发展。     

基于FDSOI的TFET和MOSFET总剂量效应仿真

对基于全耗尽绝缘体上硅(FDSOI)的隧穿场效应晶体管(TFET)器件和金属氧化物半导体场效应晶体管(MOSFET)器件进行了总剂量(TID)效应仿真,基于两种器件不同的工作原理,研究了总剂量效应对两种器件造成的电学影响,分析了辐照前后TFET和MOSFET的能带结构、载流子密度等关键因素的变化。仿真结果表明:两种器件在受到较大辐射剂量时(1 Mrad (Si)),TFET受辐射引起的固定电荷影响较小,仍能保持较好的开关特性、稳定的阈值电压;而MOSFET则受固定电荷的影响较大,出现了背部导电沟道,其关态电流增加了几个数量级,开关特性发生了严重退化,阈值电压也严重地向负电压偏移。此外,TFET的开态电流会随着辐照剂量的增加而减小,这与MOSFET的表现恰好相反。因此TFET比MOSFET有更好的抗总剂量效应能力。     

一种新型隧穿场效应晶体管

提出了一种新型隧穿场效应晶体管(TFET)结构,该结构通过在常规TFET靠近器件栅氧化层一侧的漏-体结界面引入一薄层二氧化硅(隔离区),从而减小甚至阻断反向栅压情况下漏端到体端的带带隧穿(BTBT),减弱TFET的双极效应,实现大幅度降低器件泄漏电流的目的。利用TCAD仿真工具对基于部分耗尽绝缘体上硅(PDSOI)和全耗尽绝缘体上硅(FDSOI)的TFET和新型TFET结构进行了仿真与对比。仿真结果表明,当隔离区宽度为2 nm,高度大于10 nm时,可阻断PDSOI TFET的BTBT,其泄漏电流下降了4个数量级;而基于FDSOI的TFET无法彻底消除BTBT和双极效应,其泄漏电流下降了2个数量级。因此新型结构更适合于PDSOI TFET。     

Si/Ge异质结双栅隧穿场效应晶体管TCAD仿真研究

Si/Ge异质结双栅隧穿场效应晶体管(DGTFET)较传统硅基DGTFET有更好的电学性能。文章基于Sentaurus TCAD仿真软件,构建了有/无Pocket两种结构的Si/Ge异质结DGTFET器件,定量研究了Pocket结构及Pocket区厚度、掺杂浓度等参数对器件开态电流、关态电流、亚阈值摆幅、截止频率和增益带宽积的影响。通过仿真实验和计算分析发现,Si/Ge异质结DGTFET的开态/关态电流、亚阈值摆幅、截止频率和增益带宽积随Pocket区掺杂浓度增大而增大,而Pocket区厚度对器件性能没有明显影响。研究结果为TFET器件的直流、频率特性优化提供了指导。     

一种带有斜向扩展源的双栅隧穿场效应晶体管

设计并研究了一种带有轻掺杂漏(LDD)和斜向扩展源(OES)的双栅隧穿场效应晶体管(DG-TFET),并利用Sentaurus TCAD仿真工具对栅长及扩展源长度等关键参数进行了仿真分析。对比了该器件与传统TFET的亚阈值摆幅、关态电流和开关电流比,并从器件的带带隧穿概率分析其优势。仿真结果表明,该器件的最佳数值开关电流比及亚阈值摆幅分别可达3.56×10¹²和24.5 mV/dec。另外,该DG-TFET在双极性电流和接触电阻方面性能良好,且具有较快的转换速率和较低的功耗。     

新型锗源环栅线隧穿晶体管结构设计及优化北大核心

设计了一种锗源环栅线隧穿晶体管(GAA-LTFET),并采用TCAD工具对其工作原理进行了分析,通过双栅功函数技术抑制寄生点隧穿机制,消除了转移电流曲线上的驼峰现象,提高器件特性。此外,还针对源区掺杂浓度和沟道厚度等关键参数进行了分析和优化,最终器件平均亚阈值摆幅可达33.4 mV/dec,开态电流可达0.64μA/μm,开关比值约为9×10^(8),该器件的优异特性有望促进后摩尔时代超低功耗技术的发展。     

基于杂质分凝技术的隧穿场效应晶体管电流镜

在全耗尽绝缘体上硅(FDSOI)衬底上制备了一种新型隧穿场效应晶体管(TFET),并用相似的工艺方法制备金属-氧化物-半导体场效应晶体管(MOSFET)作为比较,分别基于两种器件构成基本电流镜电路,研究两种器件的基本性能和电路电流传输能力.两种器件均采用杂质分凝技术制备,在源漏与沟道的界面形成了陡峭的杂质分布,TFET也因此具备陡峭的隧穿结.两种器件的载流子输运机制不同,因此温度对电流的影响也不同,此外,不同于MOSFET的单极导通行为,TFET由于源漏两端均为重掺杂,表现为强烈的双极导通行为.测试发现,由TFET构成的电流镜电路的电流传输比高达97％,高于一般的TFET电流镜和实验中用于对比的MOSFET电流镜,且TFET电流镜的输出阻抗较高,约1 MΩ.这为TFET的研发与简单应用提供了参考.     

采用源极增强带带隧穿热电子注入编程的新型p沟选择分裂位线NOR快闪存贮器

提出一种新型的PMOS选择分裂位线NOR结构快闪存贮器,具有高编程速度、低编程电压、低功耗、高访问速度和高可靠性等优点.该结构采用源极增强带带隧穿热电子注入进行编程,当子位线宽度为128位时,位线漏电只有3.5μA左右,每位编程功耗为16.5μW,注入系数为4×10-4,编程速度可达20μs,存贮管的读电流可达60μA/μm以上.分裂位线结构和低编程电压使得该结构具有很好的抗位线串扰特性和可靠性.     

采用源极增强带带隧穿热电子注入编程的新型p沟选择分裂位线NOR快闪存贮器

提出一种新型的PMOS选择分裂位线NOR结构快闪存贮器,具有高编程速度、低编程电压、低功耗、高访问速度和高可靠性等优点.该结构采用源极增强带带隧穿热电子注入进行编程,当子位线宽度为128位时,位线漏电只有3.5μA左右,每位编程功耗为16.5μW,注入系数为4×10-4,编程速度可达20μs,存贮管的读电流可达60μA/μm以上.分裂位线结构和低编程电压使得该结构具有很好的抗位线串扰特性和可靠性.