基于非接触探头的TSV裂纹故障建模与分析

传统的探针测试会对晶圆产生较大的接触应力,从而给晶圆带来物理性损伤.提出一种基于串扰耦合理论的非接触探头结构,来实现对硅通孔(TSV)裂纹故障的非接触测试.首先在HFSS三维电磁仿真软件中建立非接触探头结构,通过仿真分析可知,探头与TSV之间形成较强的电场,可以实现对TSV裂纹故障非接触测试的目的.然后建立非接触探头与TSV GS结构的等效电路,并通过相关的解析方程提取其元件参数.通过分析TSV裂纹故障的生长规律,对TSV裂纹故障建立等效电路,并建立基于物理参数的故障解析方程及提取RC元件参数.在ADS软件中进行等效电路仿真,通过观察输出电压峰值的变化,可以得出TSV裂纹故障的大小.实验结果表明,该方法可以实现对TSV裂纹故障大小的测试.     

一种基于仲裁器的键合前硅通孔测试方法

硅通孔(TSV)故障严重降低了三维集成电路的良率和可靠性。为了在制造流程中尽早精确地排除TSV故障,提出了一种基于仲裁器的键合前TSV测试方法。由于高电平信号通过故障TSV的延迟时间小于无故障TSV,比较被测TSV与无故障TSV的延迟时间,即可判断被测TSV是否存在故障,比较结果由仲裁器给出。依次将被测TSV的延迟时间与不同的延迟时间相比,可对其延迟进行区间定位,实现TSV故障分级。实验结果表明,该方案能够检测出开路电阻大于281 Ω的电阻开路故障、泄漏电阻小于223 MΩ的泄漏故障,有效解决了两种TSV故障共存的检测问题。与现有同类方法相比,该方法提高了测试精度,增加了可检测故障范围,并且可以进行故障分级。     

新型同轴型混合碳纳米管填充的硅通孔

针对碳纳米管填充的硅通孔(TSV)的信号传输性能优化问题,提出一种新型的基于同轴型混合碳纳米管填充的硅通孔结构.在内外层管束交界处的耦合电容的基础上,提出新型TSV结构的可变参数等效电路模型,并基于TSV在三种不同应用层次上的尺寸参数,通过此电路模型分析新型TSV中的信号传输性能.分析结果表明,在0～40 GHz内与单一类型碳纳米管填充的TSV相比,所提出TSV结构具有更小的插入损耗与更短的上升时延,并随TSV的尺寸增大优势更加显著.最后,对所提出TSV结构进行时域眼图仿真,仿真结果表明其在高速集成电路中可以满足对信号完整性的要求.     

T字型硅通孔不同位置界面裂纹扩展研究

硅通孔(TSV)技术是实现三维封装的关键技术.随着技术发展,TSV被设计成多种不同结构.以T字型TSV为研究对象,仿真分析了两种温度载荷下T字型TSV中产生的热应力及其分布情况.以此为基础,通过计算裂纹尖端能量释放率,研究了T字型TSV中3个不同位置的界面裂纹失效扩展.结果 表明,T字型TSV中钉头的存在改变了铜/硅/钉头三重连接处和硅材料顶部钉头外周边界条件,在这两处易产生应力集中现象.与完全填充TSV结构相同位置的垂直裂纹相比,T字型TSV中垂直裂纹能量释放率明显下降.另外,T字型TSV中水平向外开裂的界面裂纹扩展时裂纹尖端能量释放率最小,水平向里开裂的界面裂纹扩展时裂纹尖端能量释放率最大,更易发生失稳扩展.     

用于监测硅片应力的红外光弹仪

为检测硅片在制造工艺中的应力变化,研制了可用于硅片应力检测/监测的红外光弹(IRPE)系统,获得了芯片的红外光弹图像.利用该系统得出了硅通孔(TSV)结构在退火过程中的应力变化,并发现虽然制造技术和工艺完全一样,但每个TSV的初始残余应力是不同的.不同的TSV取得零应力的温度点也不相同,然而当温度达到一定值时,所有TSV都将保持零应力状态.此外,该系统也用于晶圆键合质量的评价,相对于一般红外显微镜,其检测效果更佳,与超声法相比,其检测效果相当,但效率更高且不需耦合剂.     

基于双面TSV互连技术的超厚硅转接板制备

为了满足异质集成应用中对转接板机械性能方面的需求,提出了一种基于双面硅通孔(TSV)互连技术的超厚硅转接板的制备工艺方案。该方案采用Bosch工艺在转接板正面形成300μm深的TSV,通过结合保型性电镀工艺和底部填充电镀工艺进行TSV填充。在转接板背面工艺中首先通过光刻将双面TSV的重叠部分控制在一个理想的范围内,然后经深反应离子刻蚀(DRIE)工艺形成深度为20μm的TSV并完成绝缘层开窗,最后使用保型性电镀完成TSV互连。通过解决TSV刻蚀中侧壁形貌粗糙、TSV底部金属层过薄和光刻胶显影不洁等关键问题,最终得到了双面互连电阻约为20Ω、厚度约为323μm的硅转接板。     

一种对三维芯片中硅通孔进行完整建模与寄生参数提取的有效方法

针对三维芯片中硅通孔（through-silicon via, TSV）的准确电学建模问题,本文提出了一种电阻电容（RC）电路模型以及相应的有效参数提取技术。该电路模型同时考虑了半导体效应与静电场影响,适合于低频与中频的电路信号范围。该方法采用一种基于悬浮随机行走（floating random walk, FRW）算法的静电场电容提取技术,然后将它与刻画半导体效应的MOS电容结合,形成等效电路模型。与Synopsys公司软件Sdevice所采用的对静电场/半导体效应进行完整仿真的方法相比,本文方法计算效率更高,并且也能处理一般的TSV电路版图。对多个含TSV的结构进行了计算实验,结果验证了本文方法在从10KHz到1GHz频率范围内的建模准确性,也显示出它相比Sdevice方法最多有47倍的加速比。     

TSV的工艺缺陷诊断与分析

随着3D集成封装的发展,硅通孔(TSV)成为实现3D堆叠中最有前景的技术之一.通过通孔和微凸点实现上下堆叠IC之间的垂直电连接,先进的TSV技术能够满足3D SIP异构集成、高速宽带、小尺寸及高性能等要求.然而,作为新型互连技术,TSV技术面临许多工艺上的困难和挑战,其可靠性没有得到充分的研究和保证.识别缺陷、分析失效机理对TSV三维集成器件的设计、生产和使用等各环节的优化和改进具有重要作用.对不同形状、不同深宽比的TSV通孔边界层进行了微观物理分析,对通孔形状、边界层均匀性等方面进行了评价,分析了各种工艺缺陷形成的物理机制以及可能带来的失效影响.最后根据其产生的原因提出了相应的改进措施.     

一种基于TSV和激光刻蚀辅助互连的改进型CIS封装

提出了一种基于硅通孔(TSV)和激光刻蚀辅助互连的改进型CMOS图像传感器(CIS)圆片级封装方法.对CIS芯片电极背部引出的关键工艺,如锥形TSV形成、TSV绝缘隔离、重布线(RDL)等进行了研究.采用低温电感耦合等离子体增强型化学气相淀积(ICPECVD)的方法实现TSV内绝缘隔离;采用激光刻蚀开口和RDL方法实现CIS电极的背部引出;通过采用铝电极电镀镍层的方法解决了激光刻蚀工艺中聚合物溢出影响互连的问题,提高了互连可靠性.对锥形TSV刻蚀参数进行了优化.最终在4英寸(1英寸=2.54 cm)硅/玻璃键合圆片上实现了含有276个电极的CIS圆片级封装.电性能测试结果表明,CIS圆片级封装具有良好的互连导电性,两个相邻电极间平均电阻值约为7.6Ω.     

基于热电耦合激励的TSV三维封装内部缺陷识别方法研究

由于硅通孔互连(Through Silicon Via,TSV)三维封装内部缺陷深藏于器件及封装内部,采用常规方法很难检测.然而TSV三维封装缺陷在热-电激励的情况下可表现出规则性的外在特征,因此可以通过识别这些外在特征达到对TSV三维封装内部缺陷进行检测的目的 .文章利用理论与有限元仿真相结合,对比了正常TSV与典型缺陷TSV的温度分布,发现了可供缺陷识别的显著差异.分析结果表明,在三种典型缺陷中,含缝隙TSV与正常TSV温度分布差异最小;其次为底部空洞TSV,差异最大的为填充缺失TSV.由此可知,通过检测热-电耦合激励下的TSV封装外部温度特征,可实现TSV三维封装互连结构内部缺陷诊断与定位.     

基于边沿延时翻转的绑定前硅通孔测试方法

硅通孔（Through-Silicon Via,TSV）在制造过程中发生开路和短路等故障会严重影响3D芯片的可靠性和良率,因此对绑定前的TSV进行故障测试是十分必要的.现有的绑定前TSV测试方法仍存在故障覆盖不完全、面积开销大和测试时间大等问题.为解决这些问题,本文介绍一种基于边沿延时翻转的绑定前TSV测试技术.该方法主要测量物理缺陷导致硅通孔延时的变化量,并将上升沿和下降沿的延时分开测量以便消除二者的相互影响.首先,将上升沿延时变化量转化为对应宽度的脉冲信号;然后,通过脉宽缩减技术测量出该脉冲的宽度;最后,通过触发器的状态提取出测量结果并和无故障TSV参考值进行比较.实验结果表明,本文脉宽缩减测试方法在故障测量范围、面积开销等方面均有明显改善.     

对角线六边形的TSV冗余结构设计

硅通孔(TSV)在制造过程中容易产生各类故障缺陷,导致3D芯片合格率降低。为了解决这一问题,提出一种新的对角线六边形冗余结构,对均匀故障的修复率保持在99%以上,对聚簇故障的修复率与路由冗余结构相近,并高于环形冗余结构。实验结果表明,与环形和路由冗余结构相比,该结构的面积开销分别减小了1.64%和72.99%,修复路径长度分别降低了39.4%和30.81%;与路由结构相比,该结构的时间开销缩短了62.55%。     

三维集成电路中硅通孔缺陷建模及自测试/修复方法研究

硅通孔(Through Silicon Via, TSV)是3维集成电路(3D IC)进行垂直互连的关键技术,而绝缘层短路缺陷和凸点开路缺陷是TSV两种常见的失效形式。该文针对以上两种典型缺陷建立了TSV缺陷模型,研究了侧壁电阻及凸点电阻与TSV尺寸之间的关系,并提出了一种基于TSV缺陷电阻端电压的检测方法。同时,设计了一种可同时检测以上两种缺陷的自测试电路验证所提方法,该自测试电路还可以级联起来完成片内修复功能。通过分析面积开销可得,自测试/修复电路在3D IC中所占比例随CMOS/TSV工艺尺寸减小而减小,随TSV阵列规模增大而减小。     

Repair the faulty TSVs with the improved FNS-CAC codec

Through-silicon via (TSV) is a key enabling technology for the emerging 3-dimension (3D) integrated circuits (ICs). However, the crosstalk between the neighboring TSVs is one of the important sources of the soft faults. To suppress the crosstalk, the Fibonacci-numeral-system-based crosstalk avoidance code ( FNS-CAC) is an effective scheme. Meanwhile, the self-repair schemes are often used to deal with the hard faults, but the repaired results may change the mapping between signals to TSVs, thus may reduce the crosstalk suppression ability of FNS-CAC. A TSV self-repair technique with an improved FNS-CAC codec is proposed in this work. The codec is designed based on the improved Fibonacci numeral system (FNS) adders, which are adaptive to the health states of TSVs. The proposed self-repair technique is able to suppress the crosstalk and repair the faulty TSVs simultaneously. The simulation and analysis results show that the proposed scheme keeps the crosstalk suppression ability of the original FNS-CAC, and it has higher reparability than the local self-repair schemes, such as the signal-switching-based and the signal-shifting-based counterparts.     

OBIST methodology incorporating modified sensitivity of pulses for active analogue filter components

In this paper, oscillation-based built-in self-test method is used to diagnose catastrophic and parametric faults in integrated circuits. Sallen–Key low pass filter and high pass filter circuits with different gains are used to investigate defects. Variation in seven parameters of operational amplifier (OP-AMP) like gain, input impedance, output impedance, slew rate, input bias current, input offset current, input offset voltage and catastrophic as well as parametric defects in components outside OP-AMP are introduced in the circuit and simulation results are analysed. Oscillator output signal is converted to pulses which are used to generate a signature of the circuit. The signature and pulse count changes with the type of fault present in the circuit under test (CUT). The change in oscillation frequency is observed for fault detection. Designer has flexibility to predefine tolerance band of cut-off frequency and range of pulses for which circuit should be accepted. The fault coverage depends upon the required tolerance band of the CUT. We propose a modification of sensitivity of parameter (pulses) to avoid test escape and enhance yield. Result shows that the method provides 100% fault coverage for catastrophic faults.     

双根锥形硅通孔结构的精确RLGC电路模型

A fast RLGC circuit model with analytical expression is proposed for the dual tapered through-silicon via （TSV） structure in three-dimensional integrated circuits under different slope angles at the wide frequency region. By describing the electrical characteristics of the dual tapered TSV structure, the RLGC parameters are extracted based on the numerical integration method. The RLGC model includes metal resistance, metal inductance, substrate resistance, outer inductance with skin effect and eddy effect taken into account. The proposed analytical model is verified to be nearly as accurate as the Q3D extractor but more efficient.     

用于3D封装的带TSV的超薄芯片新型制作方法

提出了一种应用于3D封装的带有硅通孔(TSV)的超薄芯片的制作方法。具体方法为通过刻蚀对硅晶圆打孔和局部减薄,然后进行表面微加工,最后从硅晶圆上分离出超薄芯片。利用两种不同的工艺实现了TSV的制作和硅晶圆局部减薄,一种是利用深反应离子刻蚀(DRIE)依次打孔和背面减薄,另一种是先利用KOH溶液湿法腐蚀局部减薄,再利用DRIE刻蚀打孔。通过实验优化了KOH和异丙醇(IPA)的质量分数分别为40%和10%。这种方法的优点在于制作出的超薄芯片翘曲度相较于CMP减薄的小,而且两个表面都可以进行表面微加工,使集成度提高。利用这种方法已经在实验室制作出了厚50μm的带TSV的超薄芯片,表面粗糙度达到0.02μm,并无孔洞地电镀填满TSV,然后在两面都制作了凸点,在表面进行了光刻、溅射和剥离等表面微加工工艺。实验结果证实了该方法的可行性。