典型ESD防护器件失效机理研究

瞬态电压抑制管(TVS)是电子线路设计中常用的静电放电(ESD)防护器件,其可靠性将直接影响整个电路的安全。选取常见的TVS器件PESD5V0U1BA进行研究,通过实验和仿真分析了TVS器件的短路失效机理及其影响。研究表明,当TVS器件注入高压时,器件存在缺陷的SiO2层会发生自愈性击穿。当器件的pn结发生击穿时,器件将失效。如果两个pn结都被击穿,器件的I-V曲线表现为电阻特性。当TVS器件出现损伤后,器件仍具有箝位作用,且其表现的箝位电压更低,但由于器件的漏电流发生较大的增长,将影响被保护电路的正常工作。     

一种超结高压肖特基势垒二极管

改善反向击穿电压和正向导通电阻之间的矛盾关系一直以来都是功率半导体器件的研究热点之一。介绍了一种超结肖特基势垒二极管(SJ-SBD),将p柱和n柱交替构成的超结结构引入肖特基势垒二极管中作为耐压层,在保证正向导通电阻足够低的同时提高了器件的反向耐压。在工艺上通过4次n型外延和4次选择性p型掺杂实现了超结结构。基于相同的外延层厚度和相同的外延层杂质浓度分别设计和实现了常规SBD和SJ-SBD,测试得到常规SBD的最高反向击穿电压为110 V,SJ-SBD的最高反向击穿电压为229 V。实验结果表明,以超结结构作为SBD的耐压层能保证正向压降等参数不变的同时有效提高击穿电压,且当n柱和p柱中的电荷量相等时SJ-SBD的反向击穿电压最高。     

工艺参数对低电容TVS器件耐压的影响

分析了低压低电容TVS器件的击穿原理,从NPLUS集电极区杂质浓度、杂质注入能量及退火激活温度三个方面探究了工艺条件对低击穿电压的影响,最终优化选择了工艺参数并制作了低压TVS器件。低压低电容TVS器件采用集成工艺将低电容二极管与TVS管集成在同一芯片上,解决了实际应用中低电容的需求。通过传输线脉冲测试器件展现了优良的抗ESD能力,有利于对主器件实施更可靠的保护。     

PDSOI nMOSFETs关态击穿特性

分别采用不同的背栅沟道注入剂量制成了部分耗尽绝缘体上硅浮体和H型栅体接触n型沟道器件.对这些器件的关态击穿特性进行了研究.当背栅沟道注入剂量从1.0×1013增加到1.3×1013cm-2,浮体n型沟道器件关态击穿电压由5.2升高到6.7V,而H型栅体接触n型沟道器件关态击穿电压从11.9降低到9V.通过测量寄生双极晶体管静态增益和漏体pn结击穿电压,对部分耗尽绝缘体上硅浮体和H型栅体接触n型沟道器件的击穿特性进行了定性解释和分析.     

PDSOI nMOSFETs关态击穿特性

分别采用不同的背栅沟道注入剂量制成了部分耗尽绝缘体上硅浮体和H型栅体接触n型沟道器件.对这些器件的关态击穿特性进行了研究.当背栅沟道注入剂量从1.0×1013增加到1.3×1013cm-2,浮体n型沟道器件关态击穿电压由5.2升高到6.7V,而H型栅体接触n型沟道器件关态击穿电压从11.9降低到9V.通过测量寄生双极晶体管静态增益和漏体pn结击穿电压,对部分耗尽绝缘体上硅浮体和H型栅体接触n型沟道器件的击穿特性进行了定性解释和分析.     

具有抑制边缘击穿的层叠结结构的平面型InGaAs/InP盖革雪崩光电二极管的设计

通过有限元分析设计了具有抑制边缘击穿的层叠边缘结结构的平面型InGaAs/InP盖革雪崩光电二极管. 通过仔细地控制中央区域结的深度,光电二极管的击穿电压降至54.3V; 同时通过调整InP倍增层的掺杂浓度和厚度,沿器件中轴的电场分布也得到了控制. 在有源区的边缘采用层叠pn结结构有效地抑制了过早边缘击穿现象. 仿真模拟显示四层层叠结构是边缘击穿抑制效果和制造工艺复杂度的一个好的折衷方案,该结构中峰值电场强度为5.2E5kV/cm,空穴离化积分最大值为1.201. 本文提供了一种设计高性能的InGaAs/InP光子计数雪崩光电二极管的有效方法.     

一种新型4H-SiC BJT结终端结构研究

设计了一种应用于4H-SiC BJT的新型结终端结构。该新型结终端结构通过对基区外围进行刻蚀形成单层刻蚀型外延终端,辅助耐压的p+环位于刻蚀型外延终端的表面,采用离子注入的方式,与基极接触的p+区同时形成。借助半导体数值分析软件SILVACO,对基区外围的刻蚀厚度和p+环的间距进行了优化。仿真分析结果表明,当刻蚀厚度为0.8μm,环间距分别为8,10和9μm时,能获得最高击穿电压。新结构与传统保护环(GR)和传统结终端外延(JTE)相比,BVCEO分别提高了34%和15%。利用该新型终端结构,得到共发射极电流增益β>47、共发射极击穿电压BVCEO为1 570V的4H-SiC BJT器件。     

Pn结雪崩击穿噪声的特点及利用

一、雪崩击穿噪声的特点1.pn结击穿噪声为雪崩击穿所特有.图1为击穿电压V_B与击穿噪声密度V_i关系曲线.从图1可以看到,当V_B<3V时噪声可忽略,在3～7V时急剧上升,在7V以上,则呈幂函数关系:V_i≈1.8×10~(-5)V_B~0.222.pn结击穿噪声频带比1/f噪声更宽.1/f噪声主要在1kHz以内,上限0.1～1MHz而雪崩击穿噪声在10kHz以内,上限10～100     

具有抑制边缘击穿的层叠结结构的平面型InGaAs/InP盖革雪崩光电二极管的设计

通过有限元分析设计了具有抑制边缘击穿的层叠边缘结结构的平面型InGaAs/InP盖革雪崩光电二极管.通过仔细地控制中央区域结的深度,光电二极管的击穿电压降至54.3V;同时通过调整InP倍增层的掺杂浓度和厚度,沿器件中轴的电场分布也得到了控制.在有源区的边缘采用层叠pn结结构有效地抑制了过早边缘击穿现象.仿真模拟显示四层层叠结构是边缘击穿抑制效果和制造工艺复杂度的一个好的折衷方案,该结构中峰值电场强度为5.2×105kV/cm,空穴离化积分最大值为1.201.本文提供了一种设计高性能的InGaAs/InP光子汁数雪崩光电二极管的有效方法.     

基于双极载流子导电的新型恒流器件

提出了一种基于双极载流子导电、具有低开启电压VK和高反向击穿电压BVR的恒流器件,并进行了初步的试验验证。利用Tsuprem4和Medici仿真工具对器件的恒定电流IS、开启电压VK、正向击穿电压BVF和反向击穿电压BVR等电学参数进行了仿真,优化了外延层电阻率ρepi、外延层厚度Tepi、JFET注入剂量DJFET、P-well注入窗口间距WJFET等参数。试验结果显示,该器件工作于正向时,开启电压VK约为1.6 V,恒定电流IS约为31 mA,正向击穿电压BVF为55 V;该器件工作在反向时,反向击穿电压BVR约为200 V。     

一种有源电压限位电路的设计

本文提出了一种新颖的电压限位电路。该电路该采用电压跟随器FOLLOWER和模拟二选一选择器结构,其中的比较器采用PNP双极型三极管,从而使输出更精确地跟随输入。与传统电压限压电路相比,该电路在设定的电压范围内,输出电压能更好地跟随输入电压变化,在输出端误差小,设定的电压范围以外,电路输出能固定在某一特定值。本电路基于0.35 um BCD工艺,对所设计电路进行了仿真验证。仿真结果表明,当下限阈值VTH-设定在0.5V,上限阈值VTH+设定在2V,输入电压VIN输入范围在0~3V内时,输出电压精确跟随VIN的变化而变化。     

一种基于新的偏置电路的低电压带隙基准电压源设计

通过设计带隙基准电压源中共源共栅电流镜的偏置电路以实现低电源电压工作。该偏置电路原理是利用一个始终工作在线性区的MOS管来使共源共栅电流镜的两个级联管均工作在饱和区边缘提高输出电压摆幅,从而降低电源电压。电路基于Chartered0.25μmN阱CMOS工艺实现,Hspice仿真结果与分析计算结果相符。基于这种偏置电路所设计的带隙基准电压源最低工作电压仅为2V,温度系数为12×10-5/℃,电源抑制在频率为1～10kHz时为-98dB,1MHz～1GHz时为-40dB。     

一种基于阈值电压的新型基准电压源设计

SOC及智能功率集成电路对基准电压源提出了很高的要求。基于阈值电压和BiCMOS工艺,设计了一种新型的电流模式基准电压源。利用NMOS管阈值电压的线性负温度系数产生CTAT电压,与一种常见的PTAT电压相加,产生了对温度不敏感的基准电压。电路基于TSMC0.5μm BiCMOS工艺,采用Cadence Spectre对电路的各项性能进行了仿真验证。仿真结果表明,在宽温度范围(-40℃到120℃)内温度系数为9×10-6/℃,基准电压值为951mV。     

表面极化对阈值电压和饱和电压的影响

考虑挠曲电极化,但不考虑界面上离子选择吸附产生的极化,文章详细讨论了表面极化P_s对平行向列液晶盒阈值电压和饱和电压的影响。文章由自由能的角度推导得到指向矢n倾角θ满足的微分方程和相应的边界条件;推导得到约化阈值电压u_(tn)和约化饱和电压u_(sat)的方程;讨论了约化表面极化强度P对约化阈值电压u_(th)和约化饱和电压u_(sat)的影响,并绘图表示,数值计算表明,表面极化对向列液晶盒的影响主要表现在界面锚定。     

SVPWM教学研究之相电压与线电压

SVPWM是电力电子技术教学中的重要内容,SVPWM教学中存在若干难点,目前的教材中都没有提及相电压和线电压的波形,难以给学生直观的印象,学生也难以了解SVPWM的工作机理。本文简洁地推导了SVPWM的相电压和线电压,画出相关波形,并对波形进行了分析,对SVPWM的教学有积极参考价值。     

CMOS单片集成超低压差线性稳压器设计

设计了一种具有过热保护、限流保护、快速启动等特性的CMOS单片集成超低压差线性稳压器,对其电路结构及其工作原理进行了分析,给出了主要子模块电路的设计方案,提出了设计方法和设计中所需考虑的问题.该稳压芯片,输入电压范围为2.5～6V,输入输出压差的典型值为0.4 mV@1 mA和52 mV@150 mA,电压调整率典型值为0.012 6%/V,负载调整率典型值为0.000 12%,静态电流的典型值为85 μA.     

击穿18V的高压LDD PMOS器件的研制

从Synopsys TCAD的软件模拟出发，基于0．8μm标准CMOS工艺，通过重新设计高压N阱，以及优化器件LDD区域注入剂量，成功研制了栅长0．8μm击穿电压达到18V的LDD结构的高压PMOS器件，并实现了低高压工艺的兼容。研制的宽长比为18／0．8的PMOS器件截止电流在500pA以下，阚值电压为-1．5V，-10V栅压下饱和电流为-5．6mA，击穿电压为-19V。器件主要优点是关态漏电小，且器件尺寸不增加，不影响集成度，满足微显示像素驱动电路对高压器件的尺寸要求，另外与其他高压器件相比更容易实现，节约了成本。     

一种高压运算放大器的设计

基于混合集成电路工艺,采用氧化铍衬底厚膜电路、陶瓷电容和半导体芯片,设计了一种高压运算放大器。采用ORCAD进行仿真,结果表明,该运放的供电电压为±15~±150 V,输出电流为75 mA,直流电压增益为95 dB,转换速率为57 V/μs,静态电流6 mA,单位增益带宽3 MHz。该运放可被广泛用于马达控制系统、压电传感器以及打印机驱动等领域,实现了高压运算放大器的国产化。     

高压RESURF LDMOSFET的实现

利用ＲＥＳＵＲＦ技术，使用常规低压集成电路工艺，实现了适用于ＨＶＩＣ、耐压达１０００Ｖ的ＬＤＭＯＳＦＥＴ。本文介绍了该高压ＬＥＭＯＳＦＥＴ的设计方法、器件结构、制造工艺测试结果，此外，本文还从实验和分析的角度探讨了覆盖在漂移区上面的金属栅－金属栅场板长度ＬＦ对ＲＥＳＵＲＦ器件耐压的影响。     

一种10-ppm/~oC低压CMOS带隙电压基准源设计

在对传统CMOS带隙电压基准源电路分析和总结的基础上,综合一级温度补偿、电流反馈和电阻二次分压技术,提出了一种10-ppm/oC低压CMOS带隙电压基准源。采用差分放大器作为基准源的负反馈运放,简化了电路的设计,放大器的输出用于产生自身的电流源偏置,提高了电源抑制比(PSRR)。整个电路采用TSMC 0.35mm CMOS工艺实现,采用Hspice进行仿真,仿真结果证明了基准源具有低温度系数和高电源抑制比。