基于多任务目标检测的条形码倾斜矫正算法研究

条形码识别技术在日常工作中发挥着巨大作用,尤其是在智能物流包裹分拣领域。该技术主要分为三个部分:条形码检测、矫正和译码。目前条形码检测和译码技术较为成熟,而在条形码倾斜矫正技术上研究效果一般。为提升条形码矫正效果,设计一种矫正算法。先对条形码倾斜程度进行分类,再进行角度回归,有效降低条形码矫正任务难度;并将该算法与单阶段检测器融合构成多任务目标检测算法,协同促进发挥检测和矫正的作用。实验表明:余弦距离角度损失函数更加适合角度回归任务,针对条形码倾斜程度分类有助于提升条形码矫正效果。与其他相关算法对比,该算法在矫正准确率、实际译码率和速度上均取得最优的效果。     

基于关键路径延时检测的自适应电压缩减技术

为了减小传统的最差情况设计方法引入的电压裕量,提出了一种变化可知的自适应电压缩减(AVS)技术,通过调整电源电压来降低电路功耗.自适应电压缩减技术基于检测关键路径的延时变化,基于此设计了一款预错误原位延时检测电路,可以检测关键路径延时并输出预错误信号,进而控制单元可根据反馈回的预错误信号的个数调整系统电压.本芯片采用SMIC180 nm工艺设计验证,仿真分析表明,采用自适应电压缩减技术后,4个目标验证电路分别节省功耗12.4％,11.3％,10.4％和11.6％.     

应变SiGe沟道pMOSFET的击穿特性

以半导体器件二维数值模拟程序Medici为工具,模拟和对比了SiGe pMOS同Si pMOS的漏结击穿电压随栅极偏压、栅氧化层厚度和衬底浓度的变化关系;研究了SiGe pMOS垂直层结构参数硅帽层厚度、SiGe层厚度及Ge剂量和p+ δ掺杂对于击穿特性的影响.发现SiGe pMOS击穿主要由窄带隙的应变SiGe层决定,击穿电压明显低于Si pMOS并随Ge组分增加而降低;SiGe/Si异质结对电场分布产生显著影响,同Si pMOS相比电场和碰撞电离具有多峰值分布的特点;Si帽层及SiGe层参数对击穿特性有明显影响,增加p型δ掺杂后SiGe pMOS呈现穿通击穿机制.     

VLSI全定制版图分级LVS验证的研究

在VLSI芯片的全定制版图设计中，LVS验证日益复杂繁琐，本文系统介绍了用HERCULES实现LVS验证的原理、流程和配置文件，并讨论了如何用HERCULES高效率的实现分级LVS(Hierarchical LVS，简称HLVS)验证，这些技术和方法已经应用在成功流片的64位通用CPU全定制版图的设计中，提高了版图LVS验证的效率。     

不同注F剂量与CMOS运放电路辐照损伤的相关性

在不同注F剂量条件下,对P沟和N沟两种不同差分对输入CMOS运放电路的电离辐照响应进行了研究.分析比较了注F和未注F运放电路电离辐照响应之间的差异.结果表明,在栅场介质注入适量的F,可有效抑制辐照感生的氧化物电荷尤其是界面态的增长,从而提高CMOS运放电路的抗辐照特性.     

无掩模激光干涉光刻技术研究

介绍了一种不用掩模的光刻技术———激光干涉光刻技术的基本原理,给出了干涉光刻技术的主要特点及一些可能的应用,并对实验系统和初步实验结果进行了分析。研究表明,激光干涉光刻具有大视场和分辨率高和视场宽等优点。     

纳米加工和纳米电子器件

介绍了电子束曝光技术、EUV光刻技术和X射线光刻技术的进展;对各种纳米电子器件如单电子器件、共振隧穿器件和分子电子器件的研究现状及面临的主要挑战进行了讨论。     

0.2μm T形栅技术在10Gbps激光驱动电路研制中的应用

0.2μm T形栅制作技术在100mm GaAs激光驱动电路芯片研制中获得了成功的应用.优化的栅制作工艺保证了形貌良好的栅线条,获得了优良的晶体管直流参数和高频性能.栅工艺重复性好,整片内器件性能均匀一致,确保了电路的成功研制.实际电路测试结果表明,在100mm GaAs片上制备的PHEMT驱动电路的芯片测试合格率达到70%以上,可靠性良好.     

相移掩模的制作

本文阐述相移掩模技术研究中，常用的几种主要相移掩模制作方法，重点介绍了无络ＰＳＭ、Ｌｅｖｅｎｓｏｎ交替型ＰＳＭ、边级ＰＳＭ、亚分辨辅助ＰＳＭ以及激光直写制作ＰＳＭ的方法。