排序方式: 共有104条查询结果,搜索用时 0 毫秒
1.
3.
4.
5.
6.
采用JTAG结构实现SoC芯片的片上仿真器及接口 总被引:2,自引:1,他引:2
片上仿真(OnChipEmulation)是系统级芯片(System-on-a-Chip,SoC)进行调试与诊断的新型方法。文章讨论了一种采用JTAG结构实现SoC芯片片上仿真器的方法。此方法已应用于以CCORE为核心的SoC设计平台上。 相似文献
7.
8.
提出了一种新型带有负反馈的分段曲率校正带隙电压基准源,该基准源的主要特色是利用温度相关的电阻比技术获得一个分段曲率校正电流,校正了一阶带隙基准源的非线性温度特性. 该分段线性电流产生电路还形成了一个负反馈,以改善带隙基准源的电源抑制和线性调整率. 测试结果表明:在2.6V电源电压下,该基准源在没有采用校正的条件下,在-50~125℃温度范围内实现了最大21.2ppm/℃温度系数,电源抑制比为-60dB. 在2.6~5.6V电源电压下的线性调整率为0.8mV/V. 采用中芯国际(SMIC) 0.35μm 5V n阱数字CMOS工艺成功实现,有效芯片面积0.04mm2,其总功耗为0.18mW. 该基准源应用于3, 5V兼容的光纤接收跨阻放大器. 相似文献
9.
10.
一种低功耗高性能的滑动Cache方案 总被引:2,自引:0,他引:2
Cache存储器的功耗占整个芯片功耗的主要部分.针对不同类型的应用程序对指令和数据Cache的容量实时需求不同,一种滑动Cache组织方案被提出.它均衡考虑指令和数据Cache需求,动态地调整一级Cache的容量和配置,消除了Cache中闲置部分产生的功耗.SPEC95仿真结果表明,采用滑动Cache结构不但降低了一级Cache的动态和静态泄漏功耗,而且还降低了整个处理器的动态功耗,提高了性能.滑动Cache比两种传统Cache结构和DRI结构的一级Cache平均动态功耗分别降低21.3%,19.52%和20.62%.采用滑动Cache结构与采用两种传统Cache结构和DRI结构相比,处理器平均动态功耗分别降低了8.84%,8.23%和10.31%,平均能量延迟乘积提高了12.25%,7.02%和13.39%. 相似文献