共查询到20条相似文献,搜索用时 109 毫秒
1.
周德俭 《中国电子科学研究院学报》2013,(6):563-567
电气互联技术是电子产品先进制造技术的典型技术,具有机电结合技术综合度高的特点.电气互联技术已经由以表面组装技术(SMT)、微组装技术、立体组装技术和高密度组装技术等技术为标志的发展时期,逐步进入了以光电互联技术、结构功能构件互联技术等为标志的新技术发展时期,其特征是技术综合度更高、机电关联性更强、互联工艺难度更大、对电子装备系统性能和功能的影响更为直接.简介了电气互联技术及其光电互联、结构功能构件互联新技术的基本概念和发展动态. 相似文献
2.
3.
在对电气互联技术的基本概念及其在电子产品研究开发中的作用进行简要叙述的基础上,详尽地论述了拓展电气互联技术新格局的必要性和可行性,并从21世纪电子装备战略发展的角度指明了电气互联技术拓展的内容、前景及其巨大意义. 相似文献
4.
电气互联技术的现状及发展趋势 总被引:2,自引:0,他引:2
简要介绍了国外电气互联技术的现状,从电路可制造性设计、堆叠装配、FPC组装设计与工艺、PCB可制造性分析及虚拟设计技术、微波电路互联结构及绿色清洗技术等7个方面分析了电气互联先进制造技术的发展方向。 相似文献
5.
电装,指的是在电子电气产品形成中采用的装配和电连接的工艺过程;在全面叙述电装工艺内涵的基础上,强调了电装工艺在电子产品研究开发中的作用;详细论述了如何做好电子产品电装工艺四个阶段工作,指出当务之急是培养高素质的电气互联技术人才,并提出了培养高素质的电气互联技术人才的六条措施. 相似文献
6.
电装,指的是在电子电气产品形成中采用的装配和电连接的工艺过程;在全面叙述电装工艺内涵的基础上,强调了电装工艺在电子产品研究开发中的作用;详细论述了如何做好电子产品电装工艺四个阶段工作,指出:当务之急是培养高素质的电气互联技术人才,并提出了培养高素质的电气互联技术人才的六条措施. 相似文献
7.
SMT设备的发展现状及趋势 总被引:16,自引:0,他引:16
前言 作为电气互联技术的主要组成部分和主体技术的表面组装技术即SMT,是现代电气互联技术的主流。经过20多年的发展,目前SMT已经成为现代电子产品的PCB电路组件级互联的主要技术手段。相关资料表明,发达国家的SMT应用普及率已超过75%,并进一步向高密度组装、立体组装等技术为代表的组装技术领域发展。组装技术的不断发展必将对组装工艺及相关设备的发展提出新的要求。 相似文献
8.
9.
印制电路板组装件绿色清洗技术 总被引:1,自引:1,他引:0
绿色清洗技术又称为无公害清洗技术,与无铅焊接技术一起并列为电子组装两大关键基础技术之一,统称为电气互联绿色制造技术,是重点攻关内容之一;在介绍了清洗剂的要求与特性的基础上,对清洗技术问题进行了详尽的探讨. 相似文献
10.
光电互联技术在光电通信、光电导航等军事领域,高性能处理器以及民用通信等领域有着独特的优势。对于目前高性能计算和高速率通信系统中,无论是板到板还是板内各模块之间的链路,对更高带宽的需求持续增加,光电互联可代替传统电互联解决这一问题,同时降低系统成本与功耗,使系统微型化、高性能化。光电互联技术按光传输介质可分为自由空间光互联技术、聚合物光波导光电互联技术、光纤光电互联技术三类。简要介绍了光电互联技术的定义与三类光电互联技术,阐述了国内外聚合物光波导光电互联技术与光纤光电互联技术的发展动态,讨论对比了三类光电互联技术优缺点,指出了该领域的关键技术与发展趋势,为我国在该领域未来的研究方向提供参考。 相似文献
11.
铜互连布线及其镶嵌技术在深亚微米IC工艺中的应用 总被引:4,自引:0,他引:4
近几年来 ,随着 VLSI器件密度的增加和特征尺寸的减小 ,铜互连布线技术作为减小互连延迟的有效技术 ,受到人们的广泛关注。文中介绍了基本的铜互连布线技术 ,包括单、双镶嵌工艺 ,CMP工艺 ,低介电常数材料和阻挡层材料 ,及铜互连布线的可靠性问题 相似文献
12.
超深亚微米集成电路中的互连问题--低k介质与Cu的互连集成技术 总被引:27,自引:5,他引:22
半导体集成电路技术的发展对互连技术提出了新的需求,互连集成技术在近期和远期发展中将面临一系列技术和物理限制的挑战,其中Cu互连技术的发明是半导体集成电路技术领域中具有革命性的技术进展之一,也是互连集成技术的解决方案之一.在对互连集成技术中面临的技术与物理挑战的特点和可能的解决途径概括性介绍的基础上,重点介绍和评述了低k介质和Cu的互连集成技术及其所面临关键的技术问题,同时还对三维集成互连技术、RF互连技术和光互连技术等Cu互连集成技术之后的可能的新一代互连集成技术和未来互连技术的发展趋势给予了评述和展望. 相似文献
13.
3D-TSV技术——延续摩尔定律的有效通途 总被引:2,自引:0,他引:2
对于堆叠器件的3-D封装领域而言,硅通孔技术(TSV)是一种新兴的技术解决方案.将器件3D层叠和互连可以进一步加快产品的时钟频率、降低能耗和提高集成度.为了在容许的成本范围内跟上摩尔定律的步伐,在主流器件设计和生产过程中采用三维互联技术将会成为必然.介绍了TSV技术的潜在优势,和制约该技术发展的一些不利因素及业界新的举... 相似文献
14.
15.
16.
Yu Cao Chenming Hu Xuejue Huang Kahng A.B. Markov I.L. Oliver M. Stroobandt D. Sylvester D. 《Very Large Scale Integration (VLSI) Systems, IEEE Transactions on》2003,11(1):3-14
A priori interconnect prediction and technology extrapolation are closely intertwined. Interconnect predictions are at the core of technology extrapolation models of achievable system power, area density, and speed. Technology extrapolation, in turn, informs a priori interconnect prediction via models of interconnect technology and interconnect optimizations. In this paper, we address the linkage between a priori interconnect prediction and technology extrapolation in two ways. First, we describe how rapid changes in technology, as well as rapid evolution of prediction methods, require a dynamic and flexible framework for technology extrapolation. We then develop a new tool, the GSRC technology extrapolation system (GTX), which allows capture of such knowledge and rapid development of new studies. Second, we identify several "nontraditional" facets of interconnect prediction and quantify their impact on key technology extrapolations. In particular, we explore the effects of interconnect design optimizations such as shield insertion, repeater sizing and repeater staggering, as well as modeling choices for RLC interconnects. 相似文献
17.
三维(3—D)封装技术 总被引:5,自引:0,他引:5
3-D多芯片组件(MCM)是未来微电子封装的发展趋势。本文介绍了超大规模集成(VLSI)用的3-D封装技术的最新进展,详细报导了垂直互连技术,概括讨论了选择3-D叠层技术的一些关键问题,并对3-D封装和2-D封装及分立器件进行了对比。 相似文献
18.
19.
Arthur Nieuwoudt Yehia Massoud 《Electron Devices, IEEE Transactions on》2007,54(3):446-455
Bundles of single-walled carbon nanotubes (SWCNTs) have been proposed as a possible replacement for on-chip copper interconnect due to their large conductivity and current-carrying capabilities. Given the manufacturing challenges associated with future nanotube-based interconnect solutions, determining the impact of process variations on this new technology relative to standard copper interconnect is vital for predicting the reliability of nanotube-based interconnect. In this paper, we investigate the impact of process variations on future interconnect solutions based on carbon nanotube bundles. Leveraging an equivalent RLC model for SWCNT bundle interconnect, we calculate the relative impact of ten potential sources of variation in SWCNT bundle interconnect on resistance, capacitance, inductance, and delay. We compare the relative impact of variation for SWCNT bundles and standard copper wires as process technology scales and find that SWCNT bundle interconnect will typically have larger overall three-sigma variations in delay. In order to achieve the same percentage variation in both SWCNT bundles and copper interconnect, the percentage variation in bundle dimensions must be reduced by up to 63% in 22-nm process technology 相似文献