离子注入氮化薄SiO2栅介质的特性

研究了通过多晶硅栅注入氮离子氮化10nm薄栅SiO2的特性.实验证明氮化后的薄SiO2栅具有明显的抗硼穿透能力,它在FN应力下的氧化物陷阱电荷产生速率和正向FN应力下的慢态产生速率比常规栅介质均有显著下降,氮化栅介质的击穿电荷(Qbd)比常规栅介质提高了20%.栅介质性能改善的可能原因是由于离子注入工艺在栅SiO2中引进的N+离子形成了更稳定的键所致.     

离子注入氮化薄SiO_2栅介质的特性

研究了通过多晶硅栅注入氮离子氮化 10 nm薄栅 Si O2 的特性 .实验证明氮化后的薄 Si O2 栅具有明显的抗硼穿透能力 ,它在 FN应力下的氧化物陷阱电荷产生速率和正向 FN应力下的慢态产生速率比常规栅介质均有显著下降 ,氮化栅介质的击穿电荷 (Qbd)比常规栅介质提高了 2 0 % .栅介质性能改善的可能原因是由于离子注入工艺在栅 Si O2 中引进的 N+离子形成了更稳定的键所致     

多晶硅后热退火引起SiO2栅介质可靠性下降的原因分析及其抑制方法

实验研究表明,多晶硅后的高温退火明显引起热SiO2栅介质击穿电荷降低和FN应力下电子陷阱产生速率增加．采用N2O氮化则可完全消除这些退化效应,而且氮化栅介质性能随着退火时间增加反而提高．分析认为,高温退火促使多晶硅内H扩散到SiO2内同Si—O应力键反应形成Si—H是多晶硅后SiO2栅介质可靠性退化的主要原因;氮化抑制退化效应是由于N“缝合”了SiO2体内的Si—O应力键缺陷．     

多晶硅后热退火引起SiO_2栅介质可靠性下降的原因分析及其抑制方法

实验研究表明 ,多晶硅后的高温退火明显引起热 Si O2 栅介质击穿电荷降低和 FN应力下电子陷阱产生速率增加 .采用 N2 O氮化则可完全消除这些退化效应 ,而且氮化栅介质性能随着退火时间增加反而提高 .分析认为 ,高温退火促使多晶硅内 H扩散到 Si O2 内同 Si— O应力键反应形成 Si— H是多晶硅后 Si O2 栅介质可靠性退化的主要原因 ;氮化抑制退化效应是由于 N “缝合”了 Si O2 体内的 Si— O应力键缺陷 .     

硼扩散引起薄SiO2栅介质的性能退化

采用表沟p+多晶硅栅/PMOSFET代替埋沟n+多晶硅栅/PMOSFET具有易于调节阈值电压、降低短沟效应和提高器件开关特性的优点,因而在深亚微米CMOS工艺中被采纳.但是多晶硅掺杂后的高温工艺过程会使硼杂质扩散到薄栅介质和沟道区内,引起阈值电压不稳定和栅介质击穿性能变差.迄今为止对硼扩散退化薄栅介质可靠性的认识并不是很明朗,为此本文考察了硼扩散对薄栅介质击穿电荷和Fowler-Nordheim (FN)电应力产生SiO2/Si界面态的影响.     

氮化H2-O2合成薄栅介质的击穿特性

研究了14～16nm的H2-O2合成薄栅介质击穿特性.实验发现,N2O气氛氮化H2-O2合成法制备的薄栅介质能够有效地提高栅介质的零时间击穿特性.H2-O2合成法制备的样品,其击穿场强分布特性随测试MOS电容面积的增加而变差,而氮化H2-O2合成薄栅介质的击穿特性随测试MOS电容面积的增加基本保持不变.对于时变击穿,氮化同样能够明显提高栅介质的击穿电荷及其分布.     

氮化H2-O2合成薄栅介质的击穿特性

研究了14～16nm的H2-O2合成薄栅介质击穿特性.实验发现,N2O气氛氮化H2-O2合成法制备的薄栅介质能够有效地提高栅介质的零时间击穿特性.H2-O2合成法制备的样品,其击穿场强分布特性随测试MOS电容面积的增加而变差,而氮化H2-O2合成薄栅介质的击穿特性随测试MOS电容面积的增加基本保持不变.对于时变击穿,氮化同样能够明显提高栅介质的击穿电荷及其分布.     

恒压应力下超薄Si_3N_4/SiO_2叠层栅介质与SiO_2栅介质寿命比较

以等效氧化层厚度(EOT)同为2.1nm的纯SiO2栅介质和Si3N4/SiO2叠层栅介质为例,给出了恒定电压应力下超薄栅介质寿命预测的一般方法,并在此基础上比较了纯SiO2栅介质和Si3N4/SiO2叠层栅介质在恒压应力下的寿命.结果表明,Si3N4/SiO2叠层栅介质比同样EOT的纯SiO2栅介质有更长的寿命,这说明Si3N4/SiO2叠层栅介质有更高的可靠性.     

恒压应力下超薄Si3N4/SiO2叠层栅介质与SiO2栅介质寿命比较

以等效氧化层厚度(EOT)同为2.1nm的纯SiO2栅介质和Si3N4/SiO2叠层栅介质为例,给出了恒定电压应力下超薄栅介质寿命预测的一般方法,并在此基础上比较了纯SiO2栅介质和Si3N4/SiO2叠层栅介质在恒压应力下的寿命.结果表明,Si3N4/SiO2叠层栅介质比同样EOT的纯SiO2栅介质有更长的寿命,这说明Si3N4/SiO2叠层栅介质有更高的可靠性.     

3-6nm超薄SiO2栅介质的特性

采用栅氧化前硅表面在H2SO4/H2O2中形成化学氧化层方法和氮气稀释氧化制备出3.2、4和6nm的SiO2超薄栅介质,并研究了其特性.实验结果表明,恒流应力下3.2和4nm栅介质发生软击穿现象.随着栅介质减薄,永久击穿电场强度增加,但恒流应力下软击穿电荷下降.软击穿后栅介质低场漏电流无规则增大.研究还表明,用软击穿电荷分布计算超薄栅介质有效缺陷密度比用永久击穿场强分布计算的要大.在探讨软击穿和永久击穿机理的基础上解释了实验结果.     

Al2O3高k栅介质的可靠性

利用反应溅射方法制备了等效氧化层厚度为3.45nm的Al2O3栅介质MOS电容,研究了Al2O3作为栅介质的瞬时击穿和恒压应力下的时变击穿等可靠性特征.击穿实验显示,样品的Al2O3栅介质的等效击穿场强大小为12.8MV/cm.在时变击穿的实验中,Al2O3栅介质表现出类似于SiO2的软击穿现象.不同栅压应力作用的测试结果表明,介质中注入电荷的积累效应是引起软击穿的主要因素,其对应的介质击穿电荷QBD约为30～60C/cm2.     

Al_2O_3高k栅介质的可靠性

利用反应溅射方法制备了等效氧化层厚度为3 45nm的Al2 O3栅介质MOS电容,研究了Al2 O3作为栅介质的瞬时击穿和恒压应力下的时变击穿等可靠性特征.击穿实验显示,样品的Al2 O3栅介质的等效击穿场强大小为1 2 8MV/cm .在时变击穿的实验中,Al2 O3栅介质表现出类似于SiO2 的软击穿现象.不同栅压应力作用的测试结果表明,介质中注入电荷的积累效应是引起软击穿的主要因素,其对应的介质击穿电荷QBD约为30～60C/cm2 .     

衬底热空穴耦合的薄栅TDDB效应

通过衬底热空穴(SHH,Substrate Hot Hoel)注入技术,对SHH增强的薄SiO2层击穿特性进行了研究.与通常的F-N应力实验相比,SHH导致的薄栅氧化层击穿显示了不同的击穿特性.其击穿电荷要比F-N隧穿的击穿电荷大得多,栅氧化层的击穿电荷量与注入的空穴流密度和注人时空穴具有的能量以及栅电压有关.这些新的实验结果表明F-N应力导致的薄栅氧化层的击穿不仅由注入的空穴数量决定.提出了一个全新的衬底热空穴耦合的TDDB(Time Dependent Dielectric Breakdown)模型.     

Al2O3高k栅介质的可靠性

利用反应溅射方法制备了等效氧化层厚度为3．45nm的Al2O3栅介质MOS电容，研究了Al2O3作为栅介质的瞬时击穿和恒压应力下的时变击穿等可靠性特征．击穿实验显示，样品的Al2O3栅介质的等效击穿场强大小为12.8MV／cm.在时变击穿的实验中，Al2O3栅介质表现出类似于SiO2的软击穿现象．不同栅压应力作用的测试结果表明，介质中注入电荷的积累效应是引起软击穿的主要因素，其对应的介质击穿电荷QBD约为30～60C／cm^2．     

薄栅氧化层相关击穿电荷

栅氧化层厚度的减薄要求深入研究薄栅介质的击穿和退化之间的关系.利用衬底热空穴注入技术分别控制注入到薄栅氧化层中的热电子和空穴量,对相关击穿电荷进行了测试和研究.结果表明薄栅氧化层击穿的限制因素依赖于注入热电子量和空穴量的平衡．提出薄栅氧化层的击穿是在注入的热电子和空穴的共同作用下发生的新观点.建立了SiO2介质击穿的物理模型并给出了理论分析.     

前栅工艺下高k/金属栅CMOS器件EOT控制技术研究

随着CMOS器件特征尺寸的不断缩小,绝缘栅介质层也按照等比例缩小的原则变得越来越薄,由此而产生的栅漏电流增大和可靠性降低等问题变得越来越严重。传统的SiO2栅介质材料已不能满足CMOS器件进一步缩小的需要,而利用高介电常数栅介质(高k)取代SiO2已成为必然趋势。而在前栅工艺下,SiO2界面层生长问题严重制约了EOT的缩小以及器件性能的提升。介绍了一种前栅工艺下的高k/金属栅结构CMOS器件EOT控制技术,并成功验证了Al元素对SiO2界面层的氧吸除作用。     

硅衬底注氮方法制备超薄SiO2栅介质

利用栅氧化前在硅衬底内注氮可抑制氧化速率的方法,制得3.4nm厚的SiO2栅介质,并将其应用于MOS电容样品的制备.研究了N 注入后在Si/SiO2中的分布及热退火对该分布的影响;考察了不同注氮剂量对栅氧化速率的影响.对MOS电容样品的I-V特性,恒流应力下的Qbd,SILC及C-V特性进行了测试,分析了不同氧化工艺条件下栅介质的性能.实验结果表明:注氮后的热退火过程会使氮在Si/SiO2界面堆积;硅衬底内注入的氮的剂量越大,对氧化速率的抑制作用越明显;高温栅氧化前进行低温预氧化的注氮样品较不进行该工艺步骤的注氮样品具有更低的低场漏电流和更小的SILC电流密度,但二者恒流应力下的Qbd值及高频C-V特性相近.     

硅衬底注氮方法制备超薄SiO2栅介质

利用栅氧化前在硅衬底内注氮可抑制氧化速率的方法,制得3.4nm厚的SiO2栅介质,并将其应用于MOS电容样品的制备.研究了N+注入后在Si/SiO2中的分布及热退火对该分布的影响;考察了不同注氮剂量对栅氧化速率的影响.对MOS电容样品的I-V特性,恒流应力下的Qbd,SILC及C-V特性进行了测试,分析了不同氧化工艺条件下栅介质的性能.实验结果表明:注氮后的热退火过程会使氮在Si/SiO2界面堆积;硅衬底内注入的氮的剂量越大,对氧化速率的抑制作用越明显;高温栅氧化前进行低温预氧化的注氮样品较不进行该工艺步骤的注氮样品具有更低的低场漏电流和更小的SILC电流密度,但二者恒流应力下的Qbd值及高频C-V特性相近.     

薄栅氮化物的击穿特性

研究了含 N MOS薄栅介质膜的击穿电场和电荷击穿特性。结果表明 :MOS栅介质中引入一定的 N后 ,能提高介质的电荷击穿强度 ,电荷击穿强度受 N2 O退火温度的制约 ;N对薄栅介质的击穿电场强度影响甚微 ,击穿电场受栅偏压极性的制约。用一定模型解释了实验结果     

热氮化二氧化硅对MOS特性的影响

人们发现,在高温下氨气中进行SiO_2的热氮化,可以形成有用的薄栅绝缘物,具有热氮化SiO_2膜的MOS二极管的界面特性明显地受氮化条件的影响。在900℃左右,由于氨气分介产生氢气使原来SiO_2膜的性质发生变化导致了平带电压有一个负的漂移,大于1100℃氮化时,得到一个极好的MOS二极管特性,避免了由原先介质击穿所产生的高电场不稳定性。在硅的间隙中央和绝缘物中的电荷可以忽略的情况下,获得了低于10~(10)cm~(-2)电子伏~(-1)的表面态密度。在SiO_2膜上形成一个防止沾污的高势垒。甚至于采用钠沾污栅,MOS二极管的可动离子密度