基于有源电感的全集成超宽带低噪声放大器

利用有源电感来实现超宽带低噪声放大器(UWB LNA),不但可以减小芯片面积、改善增益平坦度,而且可通过外部调节偏置电压来调谐有源电感的电感值,进而调整设计中没有考虑到的由工艺变化及封装寄生带来的增益退化.采用TSMC 0.35 μm SiGe BiCMOS工艺,利用Cadence设计工具完成了放大器电路及版图的设计.在3.1～10.6 GHz工作频率范围内,通过外部调节电压来调谐有源电感,可使LNA的增益S21在16～19 dB范围内变化,输入输出回波损耗S11,S22均小于-10 dB,噪声为2.4～3.7 dB,输入3阶截点IIP3为-4 dBm.整个电路芯片面积仅为0.11 mm2.     

一种采用有源电感的可调增益小面积超宽带低噪声放大器

设计了一款采用可调谐有源电感（TAI）的可调增益的小面积超宽带低噪声放大器(LNA),输入级采用共基极结构,输出级采用射随器结构,分别实现了宽带输入和输出匹配;放大级采用带有反馈电阻的共射共基结构以取得宽的带宽,并采用TAI作负载,通过调节TAI的多个外部偏压使LNA的增益可调。结果表明,该LNA在2~9GHz的频带内,通过组合调节有源电感调节端口的偏压可实现S21在16.5~21.1dB的连续可调;S11小于-14.7dB;S22小于-19.3dB;NF小于4.9dB;芯片面积仅为0.049mm2。     

1.1 dB噪声系数的单片微波集成低噪声放大器

设计与实现了一款两级赝配高电子迁移率晶体管(PHEMT)单片微波集成电路(MMIC)低噪声放大器(LNA)。考虑到实际片上无源电感的性能(低Q值),最优噪声匹配往往不能获得最好的噪声性能,相反因为输入电感的存在会增加芯片的面积。设计旨在选择合适的输入晶体管,以免除输入电感的使用,减小芯片的面积。经过优化设计,芯片尺寸为0.8 mm×0.8 mm。测试结果表明,放大器在3.4~3.6 GHz频段内实现了1.1 dB的噪声系数以及25.8 dB的小信号增益,带内回波损耗最大值为-16.5 dB。在回波损耗小于-10 dB的范围内,电路带宽拓展到2.8~4.7 GHz,此时增益最小值为20 dB,噪声最大值为1.3 dB。     

一种用于超宽带接收机的CMOS可变增益低噪声放大器

本文介绍一种符合中国超宽带应用标准的工作频率范围为4.2-4.8 GHz的CMOS可变增益低噪声放大器(LNA)。文章主要描述了LNA宽带输入匹配的设计方法和低噪声性能的实现方式,提出一种3位可编程增益控制电路实现可变增益控制。该设计采用0.13-μm RF CMOS工艺流片,带有ESD引脚的芯片总面积为0.9平方毫米。使用1.2 V直流供电,芯片共消耗18 mA电流。测试结果表明,LNA最小噪声系数为2.3 dB,S(1,1)小于-9 dB,S(2,2)小于-10 dB。最大和最小功率增益分别为28.5 dB和16 dB,共设有4档可变增益,每档幅度为4 dB。同时,输入1 dB压缩点是-10 dBm,输入三阶交调为-2 dBm。     

一种具有新型增益控制技术的CMOS宽带可变增益LNA

高速超宽带无线通信的多标准融合是未来射频器件的发展趋势,该文提出一种基于CMOS工艺、具有新型增益控制技术的宽带低噪声放大器(LNA),采用并联电阻反馈实现宽带输入匹配,并引入噪声消除技术来减小噪声以提高低噪声性能;输出带有新型6位数字可编程增益控制电路以实现可变增益。采用中芯国际0.13m RF CMOS工艺流片,芯片面积为0.76 mm2。测试结果表明LNA工作频段为1.1-1.8 GHz,最大增益为21.8 dB、最小增益8.2 dB,共7种增益模式。最小噪声系数为2.7 dB,典型的IIP3为-7 dBm。     

基于噪声抵消技术的超宽带低噪声放大器

实现了一款超宽带低噪声放大器( UWB LNA)。该UWB LNA由输入级、中间级和输出级组成。在输入级,采用两个共栅配置构成了噪声抵消技术,减少了噪声,在此结构基础上进一步采用了跨导增强技术,提高了增益。同时插入的电感Lin提高了LNA在宽带范围内的增益平坦度。中间级放大器,在漏极并联电感产生零点,提高了LNA的带宽。输出级为源极跟随器,较好实现了LNA的阻抗匹配。基于0.18μm TSMC CMOS工艺仿真验证表明,在4 GHz~10 GHz频带范围内,电压增益( S21)为(19.2±0.3)dB,噪声系数(NF)介于2.1 dB~2.4 dB之间,输入、输出反射系数(S11、S22)均小于-10 dB。在9 GHz时,输入三阶交调点(IIP3)达到-7 dBm。在1.8 V的电源电压下,功耗为28.6 mW。     

1MHz～40GHz超宽带分布式低噪声放大器设计

为满足宽带系统中低噪声放大器(LNA)宽带的要求,采用0.15μm GaAs赝配高电子迁移率晶体管(PHEMT)工艺,设计了两款1 MHz^40 GHz的超宽带LNA,分别采用均匀分布式放大器结构及渐变分布式放大器结构,电路面积分别为1.8 mm×0.85 mm和1.8 mm×0.8 mm。电磁场仿真结果表明,1 MHz^40 GHz频率范围内,均匀分布式LNA增益为15.3 dB,增益平坦度为2 dB,噪声系数小于5.1 dB;渐变分布式LNA增益为14.16 dB,增益平坦度为1.74 dB,噪声系数小于3.9 dB。渐变分布式LNA较均匀分布式LNA,显著地改善了增益平坦度、噪声性能和群延时特性。     

一种宽带CMOS低噪声放大器

基于130 nm CMOS工艺设计了一款宽带低噪声放大器(LNA),适用于Ka波段的5G应用。通过降低输入阻抗与最佳源阻抗的偏差以抑制噪声,该LNA实现了宽带的最佳噪声系数匹配。一方面,该LNA采用由LC串联组合和LC并联组合构成的宽带前端网络,在取得低噪声系数的同时,实现了宽带输入匹配;另一方面,通过体隔离技术和级间电感匹配技术提高了电路增益。同时,通过并联峰值负载技术,提高了LNA的带内增益平坦度。测试结果表明,该LNA的峰值增益为11.2 dB,-3 dB带宽为7.5 GHz(29.1～36.6 GHz)。噪声系数为5.9～6.6 dB,与仿真的最小噪声系数非常接近。输入反射系数(<-10 dB)带宽为6.7 GHz(28.3～35 GHz)。该LNA在1.2 V电源电压下功耗为9 mW,芯片面积为0.54 mm²。     

一种采用双耦合等效跨导增强技术的94GHz CMOS LNA

采用55 nm CMOS工艺,设计了一款应用于毫米波成像系统的94 GHz低噪声放大器(LNA)。提出一种双耦合等效跨导增强技术,在提高增益的同时,实现良好的宽带输入匹配。使用中和电容技术和共栅管栅端短接技术,进一步提高增益,并保证放大器的高频稳定性。芯片测试结果表明,LNA的小信号增益最大值达到14.2 dB,3 dB带宽为87.1～95 GHz,噪声系数为6.7dB,输入1 dB压缩点为-13dBm。     

基于级间电容抵消技术的74~88 GHz高性能CMOS LNA设计北大核心

采用55 nm CMOS工艺,面向毫米波雷达应用,设计了一款74~88 GHz高性能CMOS低噪声放大器(LNA)。该LNA应用共源共栅结构,为了改善噪声系数、提高稳定性增益,采用级间寄生电容抵消的电感反馈共栅短接技术和基于反相双圈耦合的等效跨导增强技术。和传统共栅短接技术相比,级间寄生电容抵消的电感反馈共栅短接技术改善噪声系数1.58 dB,提高稳定性增益7.67 dB。芯片测试结果表明,LNA峰值增益为17.1 dB,最小噪声系数为6.3 dB,3 dB带宽为14 GHz(74.8~88.8 GHz),在78 GHz中心频率处输入1 dB压缩点(IP1dB)为-10.2 dBm,功耗为102 mW。     

高增益超宽带低噪声放大器设计研究

设计了一种适用于3.1～ 5 GHz的超宽带(UWB)低噪声放大器(LNA).该LNA具有平展高增益特性.设计采用两级结构,每一级采用不同的谐振负载,第一级谐振频率为3.1 GHz,第二级为5 GHz,进而产生平展高增益.设计中,采用前馈技术消除输入MOS管的沟道热噪声.电路采用65 nm CMOS工艺实现.测试结果表明,该LNA增益高达21.3 dB,功耗仅为8 mW.     

2～5GHz宽带CMOS低噪声放大器设计北大核心CSCD

低噪声放大器（LNA）是无线通信系统的重要组成部分。采用TSMC 0.18μm互补金属氧化物半导体（CMOS）工艺,设计了一款能够满足LTE和802.11 b/g/e等多种无线通信应用标准的2~5 GHz的宽带CMOS LNA。为了实现宽带输入匹配与足够大的宽带功率增益,并在有限的功耗下获得较低的噪声系数,设计的LNA使用了两级电阻反馈、电流复用结构和噪声消除技术。后仿真结果表明,在1.5 V直流电源供电下,电路功耗仅9.03 m W,低噪声放大器芯片核心面积仅为0.76 mm×0.81 mm,在2~5 GHz频段内,噪声系数为2.46~2.73 d B,功率增益大于16.7 d B,输入输出反射系数均低于-10 d B。因此,所设计的低噪声放大器,性能优良,适用于低噪声、低功耗的宽带无线通信产品。     

应用于SC-UWB收发机的CMOS射频接收前端电路设计

设计了应用于单载波超宽带（SC-UWB）无线收发机中的CMOS射频接收前端电路. 该前端电路采用直接变频结构,包含一个差分低噪声放大器（LNA）、一个正交混频器和两个中频放大器。其中,LNA采用源级电感负反馈结构.首先给出了该类型LNA中输入匹配带宽关于栅源电容、工作频率及匹配目标值的表达式 然后考虑到栅极片上电感、键合电感及其精度,提出了在增益和功耗约束下的噪声因子优化策略。该LNA利用两级放大级的不同谐振点实现了7.1~8.1GHz频段上的平坦增益,并具有两种增益模式来改善接收机动态范围. 正交混频器采用折叠式双平衡吉尔伯特结构. 该射频前端电路采用TSMC0.18um RF CMOS工艺设计,芯片面积为1.43 mm2. 在高、低增益模式下,测得的最大转换增益分别为42dB和22dB,输入1dB压缩点为-40dBm和-20dBm,S11低于-18dB和-14.5dB,中频3dB带宽大于500MHz. 高增益模式下双边带噪声因子为4.7dB. 整个电路在1.8V供电电压下功耗为65mW。     

OFDM超宽带3.1-4.8GHz CMOS发射机设计

本文介绍一种应用于3.1-4.8GHz 多频带正交频分复用超宽带系统的低功耗射频CMOS发射机芯片的设计和实现。发射机系统主要由电压电流跨导级、正交上变频调制器、有源双转单转换器、输出增益可控功率放大器以及产生正交差分LO信号的除2除法器等模块组成。使用上调制器,双转单及输出放大器分段谐振技术解决3.1-4.8GHz宽带增益平坦度问题;使用源级电阻负反馈镜像跨导解决系统低电压高线性度问题;使用无源电感谐振双转单电路及增益可控放大器进行低功耗设计。测试结果表明,芯片能够提供-10.7到-3.1dBm的功率输出,并且在子带增益平坦度低于3dB;输出三阶交调量最高可达12dBm;不低于30dBc的载波抑制和35dBc以上的边带抑制。芯片采用Jazz 0.18μm射频CMOS工艺流片,包括ESD防护PAD在内芯片总面积为1.74mm2。 在1.8V的电源电压下,芯片总电流为32mA。     

一种0.5~9.2 GHz超宽带低噪声放大器设计

基于0.18 μm CMOS工艺,设计了一种应用于10 GHz以下无线通信频段的两级超宽带低噪声放大器(LNA)。第一级在互补共源级的基础上通过引入电阻反馈、电感峰化技术和伪电阻结构,在拓展带宽和提高增益的同时降低了噪声。第二级在共源放大的基础上通过电感峰化技术、增益辅助级和缓冲级的使用,提高了电路的增益并改善了输出宽带匹配特性。仿真结果表明,在0.5~9.2 GHz频率范围内,电路增益为14.2±0.2 dB,噪声系数(NF)小于3.97 dB,整体功耗为12.9 mW。     

3.1～10.6 GHz CMOS超宽带低噪声放大器设计

本文给出了一个低电压、低功耗增益连续可调CMOS超宽带低噪声放大器(Ultra-wideband Low Noise Amplifier,UWB LNA)设计。在0.85V工作电压下放大器的直流功耗约为10mW。在3.1～10.6GHz的超宽带频段内,增益S21为14±0.4dB,且随控制电压VC连续可调。输入、输出阻抗匹配S11、S22均低于-10dB,噪声系数(NF)最小值为3.3dB。设计采用TSMC 0.18μm RF CMOS工艺完成。     

2～4GHz MMIC低噪声放大器

采用中国电子科技集团公司第十三研究所的GaAs PHEMT低噪声工艺,设计了一款2~4 GHz微波单片集成电路低噪声放大器(MMIC LNA)。该低噪声放大器采用两级级联的电路结构,第一级折中考虑了低噪声放大器的最佳噪声和最大增益,采用源极串联负反馈和输入匹配电路,实现噪声匹配和输入匹配。第二级采用串联、并联负反馈,提高电路的增益平坦度和稳定性。每一级采用自偏电路设计,实现单电源供电。MMIC芯片测试结果为:工作频率为2~4 GHz,噪声系数小于1.0 dB,增益大于27.5 dB,1 dB压缩点输出功率大于18 dBm,输入、输出回波损耗小于-10 dB,芯片面积为2.2 mm×1.2 mm。     

一个基于65 nm CMOS工艺具有17.3 dB增益的47-67 GHz宽带低噪声放大器

报道了一个基于65 nm CMOS工艺具有17.3 dB增益的47-67 GHz宽带低噪声放大器（LNA）。文中首先阐述了毫米波电路的特征,并讨论了其设计方法。LNA的宽带输入匹配通过源极电感退化获得,这种结构在低GHz频段为窄带匹配,但由于栅漏电容Cgd的存在,在毫米波频段其进化为宽带匹配。为了使噪声系数（NF）最小化,LNA在第一级使用了共源（CS）结构而不是cascode结构,同时文中也探讨了噪声匹配的原理。LNA的后两级使用cascode结构以提高功率增益。对共栅（CG）晶体管中栅极电感的增益提升效应进行了分析。级间T形匹配网络用来提升电路带宽。所有片上电感和传输线都在3维电磁仿真工具中建模和仿真以确保成功的设计。测试结果显示LNA在60 GHz处取得最高的 17.3 dB增益,同时3-dB带宽为20 GHz（47-67 GHz）,涵盖所需要的59-64 GHz频段,并在62 GHz取得最低的4.9 dB噪声系数。整个LNA从1.2 V电源处吸收19 mA电流,芯片包括焊盘占用面积为900×550 μm2。     

硅基毫米波高增益LNA技术研究

针对W波段硅基工艺电路面临的功率增益低、效率低以及噪声差等挑战,本文研究硅基毫米波高增益低噪声放大器（Low Noise Amplifier,LNA）技术。该LNA采用带有射极电感反馈的共射放大器,并通过五级共射放大器级联构成。第一级电路通过提供最小噪声偏置电流,并利用最小噪声匹配实现低噪声性能,后级电路通过提供高增益偏置电流实现高增益性能。另外,为了减小射频信号到衬底的损耗以及信号与旁路元件的耦合,有效提高低噪声放大器的性能,用于匹配电路的电感全部采用传输线形式—接地共面波导。低噪声放大器在中心频率94 GHz处的增益S21达到25.2 dB,噪声系数NF小至5.1dB。在90～100 GHz频段内,输入反射系数S11小于-10 dB,输出反射系数S22稳定在-20 dB左右,芯片面积为500 μm×960 μm。     

2～12 GHz CMOS超宽带低噪声放大器设计

提出了一种基于双反馈电流复用结构的新型CMOS超宽带(UWB)低噪声放大器(LNA),放大器工作在2～12 GHz的超宽带频段,详细分析了输入输出匹配、增益和噪声系数的性能。设计采用TSMC 0.18μm RF CMOS工艺,在1.4 V工作电压下,放大器的直流功耗约为13mW(包括缓冲级)。仿真结果表明,在2～12 GHz频带范围内,功率增益为15.6±1.4 dB,输入、输出回波损耗分别低于-10.4和-11.5 dB,噪声系数(NF)低于3 dB(最小值为1.96 dB),三阶交调点IIP3为-12 dBm,芯片版图面积约为712μm×614μm。