基于异靛蓝的供体-受体型共聚物忆阻器的构建及性能

由于供体-受体型聚合物具有较强的诱捕和释放电荷的能力,在忆阻器的研究方面具有很大的潜力。利用异靛蓝、丙烯二氧噻吩和噻吩合成了低带隙的供体-受体半导体聚合物(IPDT)(异靛蓝/噻吩/丙烯二氧噻吩的摩尔比率为x/1/1-x),构建了有机电子器件Al/IPDT/ITO,发现器件具有较稳定的忆阻特性。x=0.5时器件的开、关电压分别为8和-7.5 V,高低电阻比达到102,室温下的忍耐力循环测量超过2 000次。x=0.25时器件的开、关电压分别减小为2.2/-1.6 V,最大电流下降了5个量级。x=0.2时器件的开、关电压分别为1.9和-1.1 V,高低电阻比提高到103,最大电流仍为纳安量级。结果表明供体单元的占比越高,器件的开关电压越低,且较低的电流更有利于降低功耗。发现器件的忆阻特性是由聚合物材料内部电子通道的形成与断裂引起的。     

LDMOS-SCR ESD器件漂移区长度对器件性能的影响

采用软件仿真一系列的横向扩散金属氧化物半导体(Laterally diffused metal oxide semiconductor,LDMOS)可控硅(Silicon controlled rectifier,SCR)静电放电(Electrostatic discharge,ESD)保护器件,获取工作状态的I-V曲线。结果表明,随着漂移区间距缩小,单位面积的失效电流增大,器件的ESD保护水平提高,但器件的维持电压减小,器件的鲁棒性降低。仿真提取关键点的少数载流子浓度、电流密度、电压强度等电学特性,根据采样结果和理论分析,内部载流子输运能力增强,但导通电阻无明显变化是该现象的内在原因。采用0.5μm 5V/18V CDMOS(Complementary and double-diffusion MOS,互补型MOS和双扩散型MOS集成)工艺流片并测试器件,测试结果证实了仿真结论。为了提高器件的失效电流且不降低维持电压,利用忆阻器无源变阻的特性,提出了一种新型的LDMOS-SCR ESD保护器件(M-ESD器件),理论分析表明,该器件内部忆阻器与寄生晶体管组成的系统能够有效地协同工作,在不增大芯片面积和不降低维持电压的情况下,使器件的失效电流增加,提高器件保护水平。     

4H-SiC TSOB结势垒肖特基二极管的结构优化设计

室温下,沟槽底部有氧化物间隔的结势垒肖特基二极管的击穿电压达到2 009V,正向导通压降为2.5V,在正向偏压为5V时,正向电流密度为300A/cm2。在P型多晶硅掺杂的有源区生成双层SiO2间隔,以优化漂移区电场分布,正向导通压降为2.5V,击穿电压达到2 230V,耐压值提高11%。反向电压为1 000V时,反向漏电流密度比普通结构降低90%,有效地降低了器件的漏电功耗。普通结构的开/关电流比为2.56×103(1~500V),而改进结构的开/关电流比为3.59×104(1~500V)。     

用于智能功率集成电路的PTG-LDMOST

提出一种用于智能功率集成电路的基于绝缘体上硅(SOI)的部分槽栅横向双扩散MOS晶体管(PTG-LDMOST)。PTG-LDMOST由传统的平面沟道变为垂直沟道,提高了器件击穿电压与导通电阻之间的折衷。垂直沟道将开态电流由器件的表面引向体内降低了导通电阻,而且关态的时候耗尽的JFET区参与耐压,提高单位漂移区长度击穿电压。仿真结果表明:对于相同的10微米漂移区长度,新结构的击穿电压从常规结构的111V增大到192V,增长率为73%。     

一种具有多电极结构的高压SOI LDMOS器件

针对传统高压功率器件的击穿电压与比导通电阻始终相互矛盾的问题,提出了一种具有多电极结构的高压SOI LDMOS器件。该结构在漂移区的上方引入多个电极,每个电极偏置在不同的电位,器件正常工作时的电子电流聚集于漂移区表面,提供了一个低阻的导电通道,从而降低了比导通电阻。在漂移区引入多个额外电场峰值,提高了器件的击穿电压。与传统结构相比,新结构能够将击穿电压从325 V提高到403 V,并且比导通电阻降低43%。     

非晶铟镓锌氧化物薄膜晶体管的制备及其光敏特性研究

基于射频磁控溅射法制备了以非晶铟镓锌氧化物(a-IGZO)作为有源层的底栅顶接触式薄膜场效应晶体管(Thin Film Transistor,TFT),其长/宽比为300μm/100μm。研究了该器件在无激光和在三种不同波长激光照射下的光敏特性。实验表明,器件在波长分别为660、450和405nm三种激光照射下的阈值电压V_th分别为4.2、2.5和0V,均低于无激光时的4.3V,且器件的阈值电压随激光波长减小单调降低,此外,随着激光波长的下降,“明/暗”电流比K由0.54上升到8.06(在VGS=6V且VDS=5V条件下),光敏响应度R由0.33μA/mW上升到4.88μA/mW,可见激光波长越短,可获得更强的光电效应,光灵敏度也更高,该效应表明该器件在光电探测等领域具有广阔的应用前景。     

ZnS纳米薄膜的负微分电阻和记忆特性

通过激光分子束外延(LMBE)和热蒸发技术制备了基于ZnS纳米薄膜的Al/ZnS/ITO/玻璃器件,通过原子力显微镜(AFM)对ZnS表面薄膜形貌进行表征,采用Keithley 2400测量其电学特性,分别研究了扫描电压、ZnS薄膜厚度及不同温度的退火处理对器件电学特性的影响。实验结果表明:在不同的扫描电压作用下,器件均表现出稳定的负微分电阻特性,且其阻值随扫描电压的变化呈现出高低电阻两种状态,器件具有明显的记忆特性。适当减小ZnS薄膜的厚度或对器件进行400℃退火处理,均可有效减小低阻态的阻值,提高器件的峰-谷电流比率,进而优化器件的记忆特性。最后,基于能谷散射理论,对器件的负微分电阻特性进行了合理解释,理论和实验结果吻合较好。     

200V高压大电流VDMOS的研制

介绍了自主研制的200 V/40 A VDMOS晶体管的设计优化过程及研制结果.该器件采用JFET注入和浅P-body方法降低导通电阻,提高电流密度,采用优化的N掺杂硅外延材料优化导通电阻和击穿电压.测试结果表明击穿电压高于215 V,特征导通电阻1.2 Ω·mm2,导通电流可达40 A;同时设计了ESD防护,HBM值...     

4H-SiC TSOB结势垒肖特基二极管静态特性

为增强器件的反向耐压能力,降低器件的漏电功耗,采用Silvaco TCAD对沟槽底部具有SiO₂间隔的结势垒肖特基二极管(TSOB)的器件特性进行了仿真研究。通过优化参数来改善导通压降(V_F)-反向漏电流(I_R)和击穿电压的折衷关系。室温下,沟槽深度为2.2 μm时,器件的击穿电压达到1 610 V。正向导通压降为2.1 V,在V_F=3 V时正向电流密度为199 A/cm²。为进一步改善器件的反向阻断特性,在P型多晶硅掺杂的有源区生成一层SiO₂来优化漂移区电场分布,此时改善的器件结构在维持正向导通压降2.1 V的前提下,击穿电压达到1 821 V,增加了13%。在1 000 V反向偏置电压下,反向漏电流密度比普通结构降低了87%,有效降低了器件的漏电功耗。普通器件结构的开/关电流比为2.6×10³(1 V/-500 V),而改善的结构为1.3×10⁴(1 V/-500 V)。     

无源电子元件忆阻器的建模和参数分析

在边界迁移模型的基础上,用分离变量法推导出了忆阻器电流电压特性的解析公式,建立了一个可用于对忆阻器进行电路仿真的SPICE模型,对忆阻器中各个参数的影响进行了分析与比较。结果发现:减小角频率、增加开关电阻比或增加平均迁移率可以提高忆阻器在同一电流值下相应的电阻差值。     

隔离型漏极扩展式NMOS器件能量耐受能力的提高

与衬底隔离的漏极扩展式NMOS器件被广泛应用于功率信号处理中。器件由于强电场引起的空穴电流会导致寄生NPN管导通,引起二次击穿,产生严重的可靠性问题。通过优化P型外延条件,埋层及N阱的杂质浓度分布,使得峰值电场降低百分之三十,空穴峰值电流降低百分之六十,大大抑制了寄生NPN效应。当Vgs=6V时,器件的I-V输出特性显示其开态击穿电压从28V提高到了37V,TLP测试结果显示能量耐受能力提高了百分之三十,同时器件的导通电阻等参数保持不变。     

MINP结构光敏快速开关

本文报导了我们研制的金属-绝缘体-N/P结半导体(MINP)结构电流控制负阻光敏开关。这四层MINP结构的电流-电压曲线与可控硅的伏安特性相似,正向有两个阻抗状态:高阻态和低阻态。当所加正向电压低于器件的开启电压时,它处于高阻态(关     

一种基于BCD工艺的宽压-宽温电流基准电路

设计了一种基于BCD工艺的宽压-宽温电流基准电路。利用片上多晶硅电阻的温度系数受工艺影响较小的特点,选定其为基准电流定义单元。分析片上电阻温度特性,并设计与其温度系数相等的参考电压,加载到电阻上,从而实现了温度系数很低的基准电流。分析了高温下三极管寄生元件漏电现象,通过添加补偿管,提高了基准电流在高温下的稳定性。电流基准基于0.35μm BCD工艺设计。仿真结果表明,在6.5~36 V电源电压、-55℃~125℃内,输出电流为250μA,温度系数为9.3×10^-6/℃,受电源变化导致的电流变化量小于62 nA。     

氧化物烧结体的负阻特性及其应用

<正> 一、引言 在一定条件下某些半导体器件会出现电压增加电流反而减小或电压减小电流增加的现象(见图1),器件呈现微分负电阻,这就是负阻效应(Negtive ResistanceEffect)。负阻元件的电流-电压特性曲线呈S型的,其电压随着电流增加而降低,称为电流控制型负阻特性或称S型负阻     

SiC晶圆背面激光退火工艺研究

降低芯片背面金属-半导体欧姆接触电阻是有效提高器件性能的方式之一。采用650 V SiC肖特基势垒二极管(SBD)工艺,使用波长355 nm不同能量的脉冲激光进行退火实验,利用X射线衍射(XRD)和探针台对晶圆背面镍硅合金进行测量分析,得出最佳能量为3.6 J/cm²。退火后采用扫描电子显微镜(SEM)观察晶圆背面碳团簇,针对背面的碳团簇问题,在Ar;气氛下对晶圆进行了表面处理,使用SEM和探针台分别对两组样品的表面形貌和电压-电流特性进行了对比分析。实验结果表明,通过表面处理可以有效降低表面的碳含量,并且使器件正向压降均值降低了6%,利用圆形传输线模型(CTLM)测得芯片的比导通电阻为9.7×10^-6Ω·cm²。器件性能和均匀性都得到提高。     

电力系统用高电压快速恢复二极管坚固性优化北大核心

高压快恢复二极管芯片过渡区是反向恢复坚固性的薄弱点,一旦失效将影响电力装置稳定运行。提出了一种高阻型过渡区优化结构,通过建立三种模拟模型,研究了过渡区宽度和掺杂浓度对快恢复二极管反向恢复性能的影响。采用高阻型过渡区结构的快恢复二极管反向恢复安全工作区仿真极限值提高到电压为2900 V、电流为630 A、电流变化率为1600 A/μs。基于该设计制备的3300 V/1500 A FRD器件可通过电压为3200 V、电流为3000 A、电流变化率为8648 A/μs条件下的反向恢复测试,显著提高了FRD器件的反向恢复坚固性。     

忆阻-电容等效忆感器的有源回转实现及其特性仿真

忆阻器的出现给电子信息技术的进一步发展带来新的契机。忆感器作为新型模拟记忆器件的另一种类型,其实体器件尚待研发。基于模拟记忆器件特性的分析,利用电压模和电流模电路分别进行电抗性质的变换,实现对电容和忆阻回转的忆感器有源等效。MATLAB的系统级仿真结果表明:等效忆感器具有电流-磁通量之间的自收缩滞回特性,这与理论概念上的忆感特性相吻合,为忆感器在电子学中产生新功能的实验研究提供了功能模拟实体。     

100V体硅N-LDMOS器件研究

为了设计一款100 V体硅N-LDMOS器件,通过借助Tsuprem-4和Medici软件详细讨论分析了高压N-LDMOS器件衬底浓度、漂移区参数、金属场极板长度等与击穿电压、开态电阻之间的关系,最终得到兼容体硅标准低压CMOS工艺的100 V体硅N-LDMOS最佳结构、工艺参数.折衷考虑到了击穿电压、开态电阻这一对矛盾体以满足设计指标.通过模拟曲线可知该高压器件的关态和开态的击穿电压都达到要求,开启电压为1.5 V,而且完全兼容国内体硅标准低压CMOS工艺,可以很好地应用于各种高压功率集成芯片.     

2,7-二癸基-[1]苯并噻吩[3,2-b][1]-苯并噻吩的制备及性能研究

以邻氯苯甲醛、NaHS·xH2O、癸酰氯为原料,经消去、酰化,还原反应合成2,7-二癸基二苯并二噻吩(C10-BTBT)。通过核磁共振表征和确证。本文研究了C10-BTBT光学性能、热学性能、电学性能以及环境稳定性。紫外-荧光光谱研究证明,化合物在近紫外光激发下发出明亮的蓝光,发射中心波长在352nm。液晶相的相转变温度通过差热扫描仪测定,测量结果为熔点Tcp=112℃,清亮点Tmp=125℃。通过喷墨打印技术制备了底栅顶接触结构的2,7-二癸基二苯并二噻吩的OTFT器件,场效应平均迁移率达到0.1cm2/V·s,最大迁移率达到0.25cm2/V·s,开关比超过104。放置空气中不同时间,器件开态电流和开关比没有较大变化。     

一种低温漂低电源电压调整率的基准电流源

利用NMOS管在亚阈值区、线性区和饱和区不同的导电特性,产生正温度系数电流;多晶硅高阻与N阱电阻组成串联电阻,代替线性区的NMOS管,产生与正温度系数电流互补的负温度系数电流。采用自偏置共源共栅电流镜结构,提出一种无运算放大器和三极管的求和型CMOS基准电流源。基于Nuvoton 0.35 μm CMOS工艺,完成设计与仿真。结果表明,在-40 ℃~100 ℃的温度范围内,电流变化为2.4 nA,温度系数为7.49×10-6/℃;在3.0~5.5 V的电压范围内,电源电压线性调整率为3.096 nA/V;在5 V工作电压下,输出基准电流为2.301 μA,电路功耗为0.08 mW,低频时电源电压抑制比为-57.47 dB。