首页 | 本学科首页   官方微博 | 高级检索  
相似文献
 共查询到19条相似文献,搜索用时 109 毫秒
1.
在Synopsys TCAD软件环境下,模拟实现了与0.5μm标准CMOS工艺兼容的高压CMOS器件,其中NMOS耐压达到108V,PMOS耐压达到-69V.在标准CMOS工艺的基础上添加三块掩膜版和五次离子注入即可完成高压CMOS器件,从而实现高、低压CMOS器件的集成.此高压兼容工艺适用于制作带高压接口的复杂信号处理电路.  相似文献   

2.
兼容标准CMOS工艺的高压器件设计与模拟   总被引:5,自引:4,他引:1  
在Synopsys TCAD软件环境下,模拟实现了与0 .5 μm标准CMOS工艺兼容的高压CMOS器件,其中NMOS耐压达到10 8V,PMOS耐压达到- 6 9V.在标准CMOS工艺的基础上添加三块掩膜版和五次离子注入即可完成高压CMOS器件,从而实现高、低压CMOS器件的集成.此高压兼容工艺适用于制作带高压接口的复杂信号处理电路.  相似文献   

3.
研制了与0.5μm标准CMOS工艺完全兼容的薄栅氧高压CMOS器件.提出了具体的工艺制作流程-在标准工艺的基础上添加两次光刻和四次离子注入工程,并成功进行了流片试验.测试结果显示,高压NMOS耐压达到98V,高压PMOS耐压达到-66V.此结构的高压CMOS器件适用于耐压要求小于60V的驱动电路.  相似文献   

4.
薄栅氧高压CMOS器件研制   总被引:1,自引:1,他引:0  
研制了与 0 .5μm标准 CMOS工艺完全兼容的薄栅氧高压 CMOS器件 .提出了具体的工艺制作流程 -在标准工艺的基础上添加两次光刻和四次离子注入工程 ,并成功进行了流片试验 .测试结果显示 ,高压 NMOS耐压达到98V,高压 PMOS耐压达到 - 6 6 V .此结构的高压 CMOS器件适用于耐压要求小于 6 0 V的驱动电路 .  相似文献   

5.
三端自由高压LDMOS器件设计   总被引:3,自引:0,他引:3  
肖文锐  王纪民 《微电子学》2004,34(2):189-191
应用RESURF原理,设计了三端自由的高压LDMOS器件。采用虚拟制造技术,分析比较了多种结构,对器件结构进行了优化。设计了与常规CMOS兼容的高压器件结构的制造方法和工艺。采用虚拟制造,得到NMOS和PMOS虚拟器件,击穿电压分别为350V和320V。  相似文献   

6.
从Synopsys TCAD的软件模拟出发,基于0.8μm标准CMOS工艺,通过重新设计高压N阱,以及优化器件LDD区域注入剂量,成功研制了栅长0.8μm击穿电压达到18V的LDD结构的高压PMOS器件,并实现了低高压工艺的兼容。研制的宽长比为18/0.8的PMOS器件截止电流在500pA以下,阚值电压为-1.5V,-10V栅压下饱和电流为-5.6mA,击穿电压为-19V。器件主要优点是关态漏电小,且器件尺寸不增加,不影响集成度,满足微显示像素驱动电路对高压器件的尺寸要求,另外与其他高压器件相比更容易实现,节约了成本。  相似文献   

7.
本文介绍一种由高压PMOS器件作负载管和高压NMOS器件作驱动管的高压CMOS倒相器.这种倒相器的输入信号与TTL电平兼容,在50pf的负载下能成功地产生200V、1MH_z的高压脉冲,并能直接驱动等离子显示板或作高压功率开关.  相似文献   

8.
将高压MOSFETs器件集成到低压CMOS数字和模拟电路中的应用越来越频繁。文章参考了Parpia提出结构,将高压NMOS、PMOS器件制作在商用3.3V/5V 0.5μmN-阱CMOS工艺中,没有增加任何工艺步骤,也没有较复杂BiCMOS工艺中用到的P-阱、P+、N+埋层,使用了PT注入。通过对设计结构的PCM测试,可以得到高压大电流的NMOS管BVdssn>23V~25V,P管击穿BVdssp>19V。同时,文章也提供了高压器件的设计思路和结果描述。  相似文献   

9.
采用标准n阱硅栅等平面CMOS工艺,将耐压大于200V、吸收电流大于200mA的高压功率VMOS器件与工作在5V电源电压的CMOS控制电路兼容在同一个硅芯片上。分析了电路设计及工艺措施,证明这种技术可以低成本地制作各种低高压兼容电路。  相似文献   

10.
近年来,驱动类、音响类、接口类电路产品系列是CMOS集成电路发展的一个重要方向,这些电路中特有的高低压兼容结构是其重要的特点.相应地高低压兼容CMOS工艺技术应用也越来越广泛.本文研究了与常规CMOS工艺兼容的高压器件的结构与特性,在结构设计和工艺上做了大量的分析和实验,利用n-well和n管场注作漂移区,在没有增加任何工艺步骤的情况下,成功地将高压nMOS,pMOS器件嵌入在商用3.3/5V 0.5μm n-well CMOS工艺中.测试结果表明,高压大电流的nMOS管BVdssn达到23~25V,P管击穿BVdssp>19V.  相似文献   

11.
This paper describes a CMOS voltage reference using only resistors and transistors working in weak inversion,without the need for any bipolar transistors.The voltage reference is designed and fabricated by a 0.18μm CMOS process.The experimental results show that the proposed voltage reference has a temperature coefficient of 370 ppm/℃at a 0.8 V supply voltage over the temperature range of-35 to 85℃and a 0.1%variation in supply voltage from 0.8 to 3 V.Furthermore,the supply current is only 1.5μA at 0.8 V supply voltage.  相似文献   

12.
介绍了一个基于0.18μm标准CMOS工艺,可用于零中频UHF RFID(射频识别)接收机系统的900MHz低噪声放大器.根据射频识别系统的特点与要求对低噪放的结构、匹配、功耗和噪声等问题进行了权衡与分析,仿真结果表明:在1.2V供电时放大器可以提供20.8dB的前向增益,采用源端电感实现匹配并保证噪声性能,噪声系数约为1.1dB,放大器采用电流复用以降低功耗,每级电路从电源电压上抽取10mA左右的工作电流,并使反向隔离度达到-87dB.放大器的IP3为-8.4dBm,1dB压缩点为-18dBm.  相似文献   

13.
采用TSMC 0.18μm 1P6M RF CMOS工艺,完成了一种基于开关电容阵列的全集成LC压控振荡器的设计.版图后仿真结果表明,在1.8V电源电压下,电路核心功耗约为7.2mW,中心振荡频率为5.8GHz,在偏离中心频率1MHz处,该VCO的相位噪声为-121.8dBc/Hz,调谐范围为10.2%,满足交通专用短程通信系统的频段要求.  相似文献   

14.
设计实现了一个具有温度补偿的宽带CMOS可变增益放大器,该可变增益放大器的核心电路由三级基于改进型Cherry-Hooper结构的可变增益单元级联而成,并通过一种温度系数增强的且可编程的偏置电路和增益控制电路对可变增益放大器的增益进行温度补偿。采用中芯国际0.13μm CMOS工艺流片,测试结果表明可变增益放大器的可变增益范围为-13~27dB,经过温度补偿后,在相同增益控制电压下其增益在0~75°C温度范围内的变化范围不超过3dB。可变增益放大器的3dB带宽为0.8~3GHz,输入1dB压缩点为-50~-21dBm,在1.2V电压下,功耗为21.6mW。  相似文献   

15.
Georgiou  P. Toumazou  C. 《Electronics letters》2009,45(22):1112-1113
The use of hot-electron injection as a method for programming the threshold voltages of CMOS based ion-sensitive field-effect transistors (ISFETs) in standard pH buffer solution is presented. This method allows compensation of large threshold voltage variations generally seen with ISFETs fabricated in unmodified CMOS due to the presence of trapped charge, enabling operation of the device using nominal supply voltage as well as reduction of mismatch between devices when fabricating ISFET arrays. Fabricated in a 0.35 m CMOS process, threshold voltage shifts of up to 2.8 V have been achieved in a pH 7 buffer solution.  相似文献   

16.
An on-chip ultra-high-voltage charge pump circuit realized with the polysilicon diodes in the low-voltage bulk CMOS process is proposed in this work. Because the polysilicon diodes are fully isolated from the silicon substrate, the output voltage of the charge pump circuit is not limited by the junction breakdown voltage of MOSFETs. The polysilicon diodes can be implemented in the standard CMOS processes without extra process steps. The proposed ultra-high-voltage charge pump circuit has been fabricated in a 0.25-mum 2.5-V standard CMOS process. The output voltage of the four-stage charge pump circuit with 2.5-V power-supply voltage (VDD=2.5 V) can be pumped up to 28.08 V, which is much higher than the n-well/p-substrate breakdown voltage (~18.9 V) in a 0.25-mum 2.5-V bulk CMOS process  相似文献   

17.
许坚  孙伟峰  李海松   《电子器件》2008,31(2):469-472
为了设计一款100 V体硅N-LDMOS器件,通过借助Tsuprem-4和Medici软件详细讨论分析了高压N-LDMOS器件衬底浓度、漂移区参数、金属场极板长度等与击穿电压、开态电阻之间的关系,最终得到兼容体硅标准低压CMOS工艺的100 V体硅N-LDMOS最佳结构、工艺参数.折衷考虑到了击穿电压、开态电阻这一对矛盾体以满足设计指标.通过模拟曲线可知该高压器件的关态和开态的击穿电压都达到要求,开启电压为1.5 V,而且完全兼容国内体硅标准低压CMOS工艺,可以很好地应用于各种高压功率集成芯片.  相似文献   

18.
设计了应用于便携式GPS接收机射频前端中的CMOS低噪声放大器和正交混频器.该电路中的低噪声放大器采用带源端电感负反馈的输入级,并引入功耗约束下的噪声和输入同时匹配技术.正交混频器基于吉尔伯特单元.电路采用TSMC 0.18μm RFCMOS工艺实现,总的电压转换增益为35dB,级联噪声系数为2.4dB,输入ldB压缩点为-22dBm,输入匹配良好,输入回损为-22.3dB,在1.8V电压供电下,整个全差分电路功耗为5.4mW.  相似文献   

19.
An integrated fully differential ultra-wideband CMOS RF front-end for 6-9 GHz is presented.A resistive feedback low noise amplifier and a gain controllable IQ merged folded quadrature mixer are integrated as the RF front-end. The ESD protected chip is fabricated in a TSMC 0.13μm RF CMOS process and achieves a maximum voltage gain of 23-26 dB and a minimum voltage gain of 16-19 dB,an averaged total noise figure of 3.3-4.6 dB while operating in the high gain mode and an in-band IIP3 of-12.6 dBm while in th...  相似文献   

设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号