共查询到20条相似文献,搜索用时 421 毫秒
1.
计入多晶硅耗尽效应的深亚微米MOSFET开启电压模型 总被引:2,自引:2,他引:0
本文提出了一个深亚微米MOSFET的开启电压的解析模型.它计入了影响开启电压的诸多二级效应,例如短沟效应、窄沟效应、漏感应势垒下降(DIBL)效应以及衬底的非均匀掺杂等效应.此外,模型还考虑了极短沟长器件的多晶硅耗尽效应.模型的计算结果和数值器件模拟的结果十分相符. 相似文献
2.
3.
VLSI的计算机模拟模型研究 总被引:2,自引:0,他引:2
本文回顾了器件模型的发展历程,分析了在电路模拟中广泛使用的SPICE Leve13模型的器件输入、输出、衬偏、亚阈值等特性,指出该模型在模拟小尺寸器件时的不足之处,详细分析了影响MOS器件特性的主要小尺寸效应:自顾不暇 、窄沟道效应、非均匀掺杂效应、迁移率衰减效应、速度饱和效应、漏感应势垒降低效应、热电子效应、亚阈值电导等物理机理以及对器件性能的影响,分析了建立在上述多种效应基础之上的小尺寸器件的BSIM模型的机理(Berkley Short Channel IGFET Model)。 相似文献
4.
本文讨论了目前使用的MOSFET阈值电压模型的局限性,尝试了用分段近似法求解非均匀掺杂MOSFET的阈值电压,在此基础上提出了一个新的模型公式.它能反映非均匀掺杂MOSFET 阈值电压衬偏特性;不仅适用于浅注入,而且适用于深注入情况;不仅适用于长沟道,而且适用于小尺寸器件.此模型的计算结果同数值分析器MINIMOS的有关计算值相比,符合得很好.该模型公式特别适用于 VLSI CAD. 相似文献
5.
6.
7.
异质栅非对称Halo SOI MOSFET 总被引:2,自引:1,他引:2
为了抑制异质栅SOI MOSFET的漏致势垒降低效应,在沟道源端一侧引入了高掺杂Halo结构.通过求解二维电势Poisson方程,为新结构器件建立了全耗尽条件下表面势和阈值电压解析模型,并对其性能改进情况进行了研究.结果表明,新结构器件比传统的异质栅SOI MOSFETs能更有效地抑制漏致势垒降低效应,并进一步提高载流子输运效率.新结构器件的漏致势垒降低效应随着Halo区掺杂浓度的增加而减弱,但随Halo区长度非单调变化.解析模型与数值模拟软件MEDICI所得结果高度吻合. 相似文献
8.
9.
重掺杂型混合信号集成电路衬底的噪声模型研究 总被引:3,自引:2,他引:1
应用器件模拟软件SILVACO模拟三种结构重掺杂型衬底中注入高频电流的分布,根据模拟结果分析得出重掺杂型衬底的简化模型为一单节点,进而将简化模型与实际的混合信号集成电路结合,建立起重掺杂型衬底的噪声模型,并给出了参数估算式。 相似文献
10.
基于流体动力学能量输运模型 ,利用二维仿真软件 Medici研究了深亚微米槽栅 PMOS器件衬底和沟道掺杂浓度对器件抗热载流子特性的影响 ,并从器件内部物理机理上对研究结果进行了解释。研究发现 ,随着沟道杂质浓度的提高 ,器件的抗热载流子能力增强 ;而随着衬底掺杂浓度的提高 ,器件的抗热载流子性能降低。这主要是因为这些结构参数影响了电场在槽栅 MOS器件内的分布和拐角效应 ,从而影响了载流子的运动并使器件的热载流子效应发生变化 相似文献
11.
深亚微米MOSFET衬底电流的模拟与分析 总被引:1,自引:0,他引:1
利用器件模拟手段对深亚微米MOSFET的衬底电流进行了研究和分析,给出了有效的道长度,栅氧厚度,源漏结深,衬底掺杂浓度以及电源电压对深亚微米MOSFET衬底电流的影响,发现电源电压对深亚微米MOSFET的衬底电流有着强烈的影响,热载流子效应随电源电压的降低而迅速减小,当电源电压降低到一定程度时,热载流子效应不再成为影响深亚微米MOS电路可靠性的主要问题。 相似文献
12.
提出了一种新型RC-IGBT,在背面阳极处设置了填充重掺杂P型多晶硅的深槽和FOC浮空电极。器件正向导通时,利用重掺杂P型多晶硅与N型衬底的接触电势差,将槽间的N型衬底部分耗尽,增强了阳极PN结的短路电阻,在较短背面阳极尺寸的条件下实现了RC-IGBT在开启过程中不出现电压折回现象。在器件反向开启过程中,空穴电流经过FOC浮空电极流入P型多晶硅,降低了多晶硅与N型衬底之间的势垒,提高了反向二极管的开启速度,降低了开启过程中二极管的过充电压。仿真结果表明,提出的新型RC-IGBT完全消除了电压折回现象,反向电流的均匀性得到了提高。相比于传统RC-IGBT,该新型RC-IGBT的元胞背面尺寸减小了88.89%,关断损耗降低了26.37%,反并联二极管的反向恢复电荷降低了13.12%。 相似文献
13.
14.
对于体内转移电荷耦合器件的特性分析可以借助于MOS电容器与场效应晶体管的测量结果。我们在MOS电容器和场效应晶体管的氧化层与衬底之间加了一层极性与衬底相反的浅掺杂层,用这样的模型来解释这些器件中观察到的电容——电压(C—V)特性的频率关系。 相似文献
15.
16.
17.
设计了一套适用于二种工艺(离子注入隔离工艺和半绝缘衬底自隔离工艺)的背栅效应测试版图,用选择离子注入形成有源层和欧姆接触区,在非掺杂的半绝缘GaAs衬底上制备GaAsMESFETs器件.研究了这二种不同工艺制备的MESFETs器件的背栅效应以及不同距离背栅电极的背栅效应大小.结果表明,采用离子注入隔离工艺制备的MESFETs器件的背栅效应要比采用半绝缘衬底自隔离工艺制备MESFETs器件的背栅效应小,背栅效应的大小与距离近似成反比,采用隔离注入的背栅阈值电压随距离变化的趋势比采用衬底自隔离的更大. 相似文献
18.
分析了SPICEⅡ程序模拟耗尽型MOS器件所遇到的限制及其原因,用线性区阈电压和饱和区阈电压描述耗尽型器件线性区和饱和区特性,讨论了饱和区阈电压与线性区阈电压之差随衬偏电压变化的关系,建立了耗尽型MOS器件模型及其参数提取的新方法.模拟结果与实验基本吻合. 相似文献
19.
20.
提出硅基薄外延RESURF LDMOS不全耗尽和完全耗尽的完全耐压模型。基于求解二维Poisson方程,获得该结构二维表面电场和击穿电压的完整解析表达式。借助此模型研究击穿电压与器件结构参数、外延层掺杂浓度和衬底掺杂浓度的关系;在满足最优表面电场和完全耗尽条件下,得到器件优化的RESURF判据。解析结果、MEDICI数值结果和实验结果吻合较好,验证了模型的准确性。 相似文献