浅谈提高小学语文家庭作业的有效性

爱因斯坦曾说过：＂教育应当使提供的东西让学生作为一种宝贵的礼物来接受,而不是作为一种艰苦的任务要他去负担。＂但反思我们布置的家庭作业,大多数的老师只把作业当成是巩固课内知识、技能的手段,致使学生的作业出现了机械重复、书写量大、耗时过长等问题,那么在小学语文课程改革的大环境下,如何提高小学语文家庭作业的有效性呢？一、有效性作业的内容应是丰富多彩的1.联系学生生活,优化作业内容新课标教材具有很强的开放性,教材的每一个部分都不是封闭的，而是用各种形式联系到课外，直接通向丰富多彩的社会、生活的方方面面。     

高岭土和煅烧高岭土的微观结构研究

采用XRF、SEM、XRD、NMR、TEM等测试手段对苏州和茂名高岭土及其650℃煅烧产物进行了研究。实验结果表明:煅烧产物由煅烧前的晶态转变成了非晶态,Al由六配位转变为四、五、六配位共存,煅烧前高岭土结构致密,煅烧后产物结构变得疏松。     

茂名高岭土在不同温度煅烧时对产物结构的影响

采用DTA、XRF、SEM、BET、XRD、IR等测试手段对茂名高岭土及其在550~950℃的煅烧产物进行了研究。实验结果表明:煅烧产物由煅烧前的晶态转变成了非晶态,煅烧温度对煅烧产物的结构有一定影响。     

谈语文教学中如何发挥想象培养良好的语感

《语文课程标准》特别强调：＂在教学中尤其要重视培养良好的语感。＂所谓语感,即对语言文字的感受能力,是长期通过阅读实践积累而成的。那么,老师怎样培养第一学段的学生的语感呢？怎样引导他们进入主动积极的思维和情感活动中,受到情感熏陶,享受审美乐趣呢？针对低年级学生想象力丰富的特点,笔者认为凭借文本引导学生进入语言文字的想象空间,会有效地培养学生的语感。主要从以下几方面入手：一、充分有效地利用文章的插图,     

板栗啤酒的研制

以板栗、大米为辅料,采用传统酿造技术和现代生物技术相结合,研制开发板栗啤酒。试验得出了板栗啤酒制作的主要技术参数:最佳原料配比为板栗:大米:麦芽=1:1:2,总料水比为1:4.5,酵母接种量为1.2×106个/mL￣50×106个/mL醪液,主发酵温度12℃,pH5.2￣5.5,发酵5d,添加100mg/L￣200mg/L二氧化硫以防止酒液褐变。可制得酒精度4%,具有浓厚板栗香气、口感独特的板栗啤酒。     

证券业分析型CRM系统的研究与设计

随着金融市场的开放和金融体制的改革,中国证券业面临着极大的挑战。结合证券业的特点,介绍了分析型CRM的概念与内涵,并在此基础上着重探讨了分析型CRM系统在证券业中的应用。详细介绍了证券业分析型CRM系统的设计与建立。     

UWB系统中（解）交织器低复杂度的实现

提出一种低复杂度的（解）交织器现场可编程门阵列实现方法,采用Xilinx FPGA自带的双端口存储器,能有效降低FPGA资源的消耗,且输入位宽和输出位宽无需相同,适用于多带正交频分复用超宽带系统。实验结果表明,系统所占用的slices数目对于交织器和解交织器来说分别降低了46％和78％。     

一种低密度奇偶校验码矩阵的设计方法

提出一种以硬件实现的各种条件为约束设计准循环的低密度奇偶校验码的校验矩阵方法,以简化硬件结构,采用行列交换及寻找最大平均环提升译码性能的方法。设计码长为1200的校验矩阵,对该矩阵的译码电路进行RTL实现,采用SMIC0.13μm标准CMOS工艺综合实现660Mb/s吞吐率,面积为3.1mm2,以该方法设计的矩阵可用于实现低复杂度的LDPC译码电路。     

优势-等价关系下序贯三支决策的属性约简

序贯三支决策方法是一种能够表示问题中的多重层次粒度,并将多粒度结合起来解决不确定决策问题的有效途径。优势-等价关系粗糙集则是针对条件属性具有偏好关系的分类问题,提取有序信息,对目标概念进行近似,从而形成决策知识。利用传统的优势关系粗糙集方法进行知识约简和提取的效率低下,而目前大部分序贯三支决策方法则局限在符号值属性的信息系统中,对连续值和有序值不能进行有效处理,造成一定程度的信息丢失。因此,将序贯三支决策的思想应用于优势关系粗糙集模型中,定义了一种新的基于序贯三支决策的属性约简及相应的属性重要度,对具有偏好值属性的信息系统进行更加高效的处理,通过多粒度的表示和关系的研究,加速了知识约简过程。选取了多组UCI数据进行实验,结果表明所提出的基于优势关系的序贯三支决策方法能够在保证约简质量的基础上明显降低时间耗费。     

MB-OFDM UWB通信系统维特比解码器的实现

提出一种应用于多波段正交频分复用(MB-OFDM)超宽带通信系统的维特比解码器的设计方案,分析MB-OFDM所采用的卷积/凿孔码及相应的维特比解码算法的性能。为了达到系统要求的最高数据传输率、保持硬件开销的经济性,结合滑动窗口和折叠2种方法设计解码器的硬件结构。在低速工作模式下,部分处理单元被禁用,以节省功耗。该设计经Xilinx Virtex-4 FPGA验证,最高译码速率可达432 Mb/s。