3~10 GHz平坦增益超宽带CMOS LNA设计

提出了一种基于共源共栅及电阻并联反馈结构的超宽带低噪声放大器(LNA)。在3~10GHz的工作频段范围内,采用电阻并联反馈和π型匹配网络结构,实现宽带输入匹配,并有效减小整个电路的噪声系数。利用共源共栅输出漏极的并联峰化技术,实现平坦的高频增益及噪声的有效抑制。采用源极电感(Ls)负反馈及晶体管M3构成的源极跟随器,提高电路的线性度和输出匹配。基于TSMC 0.18μm RFCMOS工艺库,采用Cadence Spectre RF,对LNA原理图和版图进行仿真。仿真结果显示,该LNA的S11和S22均小于-10dB,S12小于-32dB,S21为11.38±0.36dB,噪声系数为3.37±0.2dB,P1dB和IIP3分别为-9.41dBm和-2.7dBm。设计的LNA在带宽内具有良好的输入输出匹配、较好的反向隔离度及线性度、高且平坦的增益和低且平坦的噪声系数。     

（英）CMOS毫米波低功耗超宽带共栅低噪声放大器

本文陈述了一个基于单端共栅与共源共栅级联结构的超宽带低噪声放大器(LNA)。该LNA用标准90-nm RF CMOS工艺实现并具有如下特征：在28.5到39 GHz频段内测得的平坦增益大于10 dB;-3 dB带宽从27到42 GHz达到了15 GHz,这几乎覆盖了整个Ka带;最小噪声系数(NF)为4.2 dB,平均NF在27-42 GHz频段内为5.1 dB;S₁₁在整个测试频段内小于-11 dB。40 GHz处输入三阶交调点(IIP3)的测试值为 2 dBm。整个电路的直流功耗为5.3 mW。包括焊盘在内的芯片面积为0.58*0.48 mm2_。     

一种电流舵结构大范围连续可变增益LNA

设计了一款应用于4G(TD-LTE)的可变增益低噪声放大器(VGLNA)。输入级采用共栅极跨导增强结构,实现了电路的输入阻抗匹配,并且加入共栅极噪声抵消电路,降低了电路的噪声系数;第2级采用改进型电流舵结构,实现了电路的增益大范围连续可变;输出级采用源跟随器,实现了良好的输出阻抗匹配。基于TSMC 0.18 μm CMOS工艺,利用安捷伦射频集成电路设计工具ADS2009进行仿真验证。结果表明:在1.88~2.65 GHz频段内,该LNA在2.7~39.3 dB增益范围内连续可变,且输入端口反射系数S₁₁小于－10 dB,输出端口反射系数S₂₂小于－20 dB,最小噪声系数NF为2.6 dB,最大3阶交调点IIP3达到2.7 dBm。     

用于“北斗二号”导航系统的低噪声放大器设计

基于0.5 μm InGaAs pHEMT工艺,设计了一款应用于“北斗二号”导航系统的共源共栅低噪声放大器,其工作频率为1 575.42 MHz。该设计采用具有源端电感负反馈的电路结构,实现良好的输入匹配和反向隔离性能。输出端采用T-型匹配,支持大功率信号传输。测试结果表明,该低噪声放大器的增益S₂₁为17.9 dB,噪声系数NF为0.92 dB,输入反射系数S₁₁和输出反射系数S₂₂分别为-9.9 dB和-10.9 dB,在2.85 V电压下,功耗为22 mW,且芯片面积仅为0.46 mm²,满足北斗导航系统要求。     

用于UHF RFID接收机的双模低噪声放大器的设计

采用标准0.18 μm CMOS工艺,设计了一种应用于UHF RFID接收机的双模低噪声放大器,用以满足侦听模式和阅读模式对接收机的不同需求。该低噪声放大器通过一种开关可控双模偏置电路,使其在高增益与高线性度两种模式间进行自由切换;运用复制型偏置技术,抑制了PVT变化对电路的影响;采用共模反馈技术和交叉耦合电容技术,改善了电路的线性度和噪声性能。仿真结果表明,在PVT变化的情况下,高增益模式时,放大器的增益(S₂₁)达到11 dB,输入匹配(S₁₁)为-16.1 dB,噪声系数(NF)为2.75 dB,P1dB为-11.2 dBm;高线性度模式时,增益(S₂₁)达到4.2 dB,输入匹配(S₁₁)为-16.9 dB,噪声系数(NF)为3.52 dB,P1dB为0.35 dBm。     

一种具有噪声抵消结构的无电感VHF宽带LNA

基于0.18 μm CMOS工艺,设计了一种应用于VHF频段直接射频采样接收机的低噪声放大器。为解决在VHF频段使用电感而造成的面积大、难集成等问题,采用无电感结构设计,使电路具备单端输入、双端输出的功能;为减少噪声,采用共源共栅负反馈噪声抵消结构。后仿真结果表明,在30~300 MHz频带内,整体电路的输入匹配参数S₁₁小于-15 dB,输出匹配参数S₂₂小于-12.6 dB,增益范围为25.22~25.39 dB,噪声系数小于1.927 dB。版图尺寸为204 μm×365 μm。     

一种0.13 μm SOI CMOS 2.4/5.5 GHz双频段LNA

基于Tower Jazz 0.13 μm SOI CMOS工艺,提出了一种应用于无线局域网的2.4/5.5 GHz双频段低噪声放大器(LNA)。该双频段LNA基于带源极电感的共源共栅结构,在放大管栅极与共源共栅管漏极之间增加负反馈电容,以改善5.5 GHz频段的阻抗匹配。工作频段的切换通过开关控制的电感电容匹配网络实现。SOI射频开关通过增加MOS管尺寸来减小导通时的插入损耗,并且保持较低的关断电容,使开关的引入对LNA性能的影响最小化。Cadence后仿真结果表明,在2.4 GHz频段范围内,S₂₁为10.3~10.7 dB,NF为2.1 ~2.2 dB,IIP3为5 dBm;在5.5 GHz频段范围内,S₂₁为9.7 ~11.8 dB,NF为2.4~2.9 dB,IIP3为14 dBm。     

一种低功耗双频段低噪声放大器

基于TSMC 0.18 μm CMOS工艺,设计并实现了一种双频段低噪声放大器(DB-LNA)。在输入级中,采用了2个LC并联谐振网络串联结构,结合PMOS管的源极负反馈电感,实现了DB-LNA在双频段的输入阻抗匹配。在放大级中,采用CMOS互补共源放大结构和电流复用技术,在提高系统增益的同时,实现了DB-LNA的低功耗。在输出级中,采用NMOS晶体管作电流源的源跟随器,对信号电压进行缓冲,实现了输出阻抗匹配。利用ADS进行仿真验证,结果表明,该低噪声放大器在1.9 GHz和2.4 GHz 2个工作频段下,其增益(S₂₁)分别为26.69 dB和20.12 dB;输入回波损耗(S₁₁)分别为-15.45 dB和-15.38 dB;输出回波损耗(S₂₂)分别为-16.73 dB和-20.63 dB;噪声系数(NF)分别为2.02 dB和1.77 dB;在3.5 V的工作电压下,静态功耗仅有9.24 mW。     

有源电感复用型2.4 GHz/5.2 GHz双频段LNA

采用可调谐有源电感复用结构,设计了一款用于3G TD-SCDMA和WLAN的2.4 GHz/5.2 GHz双频段低噪声放大器(DB-LNA)。2.4 GHz频段电路采用折叠共源共栅(FC)结构,5.2 GHz频段电路采用共栅(CG)结构。FC和CG结构均采用可调谐有源电感,通过调谐有源电感的等效阻抗,优化匹配到源阻抗。基于TSMC 0.18 μm CMOS工艺,实现了有源电感复用型DB-LNA。ADS仿真结果表明,频率为2.4 GHz时,S₂₁=35 dB,NF=4.42～4.59 dB,IIP3=0 dBm,P-1dB=-14 dBm;频率为5.2 GHz时,S₂₁=34 dB,NF=2.74～2.75 dB,IIP3=-5 dBm,P-1dB=-9 dBm。     

3．1～10．6GHz超宽带低噪声放大器的设计

基于SIMC0．18μmRFCMOS工艺技术,设计了可用于3．1—10．6GHzMB—OFDM超宽带接收机射频前端的CMOS低噪声放大器（LNA）。该LNA采用三级结构：第一级是共栅放大器,主要用来进行输入端的匹配;第二级是共源共栅放大器,用来在低频段提供较高的增益;第三级依然为共源共栅结构,用来在高频段提供较高的增益,从而补偿整个频带的增益使得增益平坦度更好。仿真结果表明：在电源电压为1．8v的条件下,所设计的LNA在3．1～10．6GHz的频带范围内增益（521）为20dB左右,具有很好的增益平坦性f±0．4dB）,回波损耗S11、S22均小于-10dB,噪声系数为4．5dB左右,IIP3为-5dBm,PIdB为0dBm。     

一种2.2~4 GHz高增益低噪声放大器

采用0.25 μm GaAs赝配高电子迁移率晶体管(pHEMT)工艺,设计并实现了一种应用于5G通信2.2~4 GHz频段的高增益共源共栅低噪声放大器(LNA)。通过将并联RC负反馈与共栅接地电容结合,不使用源极电感,实现了宽带高增益的LNA设计。测试结果表明,2.2~4 GHz频段增益大于24 dB,输出3阶互调(OIP3)为28 dBm,噪声系数(NF)小于0.78 dB,功耗为190 mW,芯片面积为(810×710) μm²。综合指标(FOM)为14.4 dB,与同类LNA相比具有一定的优势。     

用于5G-WiFi的可变增益有源巴伦LNA

设计了一款应用于5G-WiFi的可变增益有源巴伦LNA。该LNA输入级在采用共源共栅结构的基础上加入了阻容并联负反馈和源级电感负反馈,在保证低噪声的同时提高了电路线性度;第二级通过编程和改变控制电压实现了增益双调节功能;输出级采用有源巴伦结构实现了信号振幅相同、相位相反的差分输出。电路基于TSMC 0.18 μm CMOS工艺库仿真,结果表明,在5.8 GHz频率下,电路噪声系数为3.7 dB,最大增益可调节范围为5~20 dB,线性度IIP3达到－2.5 dBm,输入、输出的回波损耗均小于－25 dB。     

基于级间电容抵消技术的74~88 GHz高性能CMOS LNA设计北大核心

采用55 nm CMOS工艺,面向毫米波雷达应用,设计了一款74~88 GHz高性能CMOS低噪声放大器(LNA)。该LNA应用共源共栅结构,为了改善噪声系数、提高稳定性增益,采用级间寄生电容抵消的电感反馈共栅短接技术和基于反相双圈耦合的等效跨导增强技术。和传统共栅短接技术相比,级间寄生电容抵消的电感反馈共栅短接技术改善噪声系数1.58 dB,提高稳定性增益7.67 dB。芯片测试结果表明,LNA峰值增益为17.1 dB,最小噪声系数为6.3 dB,3 dB带宽为14 GHz(74.8~88.8 GHz),在78 GHz中心频率处输入1 dB压缩点(IP1dB)为-10.2 dBm,功耗为102 mW。     

1.5-6GHz增益和噪声系数稳定的两级超宽带CMOS低噪声放大器设计与性能模拟

 针对UWB应用设计实现了一个1.5-6GHz的两级CMOS低噪声放大器(LNA). 通过引入共栅(CG)和共源(CS)结构以获得宽范围内的输入匹配,采用电流镜和峰化电感进行电流复用,所提出的LNA实现了非常平坦化的功率增益和噪声系数(NF). 经标准0.18μm CMOS工艺实现后,版图后模拟结果表明在1.5-5GHz频率范围内功率增益(S21)为11.45±0.05dB,在2-6GHz频率范围内噪声系数(NF)为5.15±0.05dB,输入损耗(S11)小于-18dB. 在5GHz时,模拟得到的三阶交调点(IIP3)为-7dBm,1dB压缩点为-5dBm.在1.8V电源电压下,LNA消耗6mA的电流,版图实现面积仅为0.62mm^2.     

2～4GHz MMIC低噪声放大器

采用中国电子科技集团公司第十三研究所的GaAs PHEMT低噪声工艺,设计了一款2~4 GHz微波单片集成电路低噪声放大器(MMIC LNA)。该低噪声放大器采用两级级联的电路结构,第一级折中考虑了低噪声放大器的最佳噪声和最大增益,采用源极串联负反馈和输入匹配电路,实现噪声匹配和输入匹配。第二级采用串联、并联负反馈,提高电路的增益平坦度和稳定性。每一级采用自偏电路设计,实现单电源供电。MMIC芯片测试结果为:工作频率为2~4 GHz,噪声系数小于1.0 dB,增益大于27.5 dB,1 dB压缩点输出功率大于18 dBm,输入、输出回波损耗小于-10 dB,芯片面积为2.2 mm×1.2 mm。     

DC～2GHz的GaAs单片反馈放大器

在低频FET放大器中,电阻反馈是一种卓有成效的方法,采用这种方法能同时获得好的超宽带增益平坦度和输入、输出电压驻波比。与简单的匹配电路相结合,这种电阻反馈电路可以设计通用目的实用放大器,其芯片面积要比用通常的匹配技术的芯片面积小得多。本文所描述的电路芯片面积为1.5×1.5mm,频率为5MHz～2GHz,增益为10dB±1dB,极好的输入和输出电压驻波比,饱和输出功率大于+20dBm。最小噪声偏置下的噪声系数近似2dB,相关增益为9dB。     

一种具有新型增益控制技术的CMOS宽带可变增益LNA

高速超宽带无线通信的多标准融合是未来射频器件的发展趋势,该文提出一种基于CMOS工艺、具有新型增益控制技术的宽带低噪声放大器(LNA),采用并联电阻反馈实现宽带输入匹配,并引入噪声消除技术来减小噪声以提高低噪声性能;输出带有新型6位数字可编程增益控制电路以实现可变增益。采用中芯国际0.13m RF CMOS工艺流片,芯片面积为0.76 mm2。测试结果表明LNA工作频段为1.1-1.8 GHz,最大增益为21.8 dB、最小增益8.2 dB,共7种增益模式。最小噪声系数为2.7 dB,典型的IIP3为-7 dBm。     

X波段GaN MMIC低噪声放大器设计

采用SiC衬底0.25 μm AlGaN/GaN高电子迁移率晶体管(HEMT)工艺,研制了一款X波段GaN单片微波集成电路(MMIC)低噪声放大器(LNA).放大器采用三级级联拓扑,第一级采用源极电感匹配,在确保良好的输入回波损耗的同时优化放大器噪声系数;第三级采用电阻电容串联负反馈匹配,在尽量降低噪声系数的前提下,保证良好的增益平坦度、输出端口回波损耗以及输出功率.在片测试表明,在10 V漏级电压、-2 V栅极电压偏置下,放大器静态电流为60 mA,8～12 GHz内增益为22.5 dB,增益平坦度为±1.2 dB,输入输出回波损耗均优于-11 dB,噪声系数小于1.55 dB,1 dB增益压缩点输出功率大于11.9 dBm,其芯片尺寸为2.2 mm×1.1 mm.装配测试表明,噪声系数典型值小于1.6 dB,可承受33 dBm连续波输入功率.该X波段GaN低噪声放大器与高功率放大器工艺兼容,可以实现多功能集成,具有广阔的工程应用前景.     

一种5.7 GHz CMOS 全集成低噪声放大器的设计

提出并设计了一种可以完全单片集成的5.7 GHz低噪声放大器(LNA)。该电路结构利用MOSFET自身的栅寄生电阻,通过简单的LC网络变换实现输入匹配;并采用跨阻结构,实现输出匹配。该电路采用TSMC 0.35μm CMOS工艺,用ADS模拟软件进行分析与优化。结果表明,设计的低噪声放大器,其增益为11.34 dB,噪声系数为2.2 dB,功耗12 mW,输入反射系数-33dB,线性度-4 dBm。     

一款采用有源电感的增益可调且平坦的超宽带低噪声放大器

采用有源电感,设计了一款增益可调且平坦的超宽带低噪声放大器(FTG UWB-LNA)。在输入级,采用具有新型偏置电路和RLC反馈的共基-共射放大器来实现良好的宽带输入阻抗匹配;在放大级,采用由新型有源电感与达林顿结构构成的组合电路,来实现增益的可调性、平坦化和幅度提升。在输出级,采用电阻并联和电流镜偏置的共集放大器,来实现良好的输出阻抗匹配。基于WIN 0.2μm GaAs HBT工艺库,对FTG UWB-LNA进行验证,结果表明：在1-6GHz频带内,增益(S21)可以在21.16dB-23.9dB之间调谐,最佳增益平坦度达到±0.65dB;输入回波损耗(S11)小于-10dB;输出回波损耗(S22)小于-12dB;噪声系数(NF)小于4.08dB;在4V的工作电压下,静态功耗小于33mW。