一种高性能CMOS采样/保持电路

介绍了一种高性能CMOS采样/保持电路.该电路在3 V电源电压下,60 MHz采样频率时,输入直到奈奎斯特频率仍能够达到90 dB的最大信号谐波比(SFDR)和80 dB的信噪比(SNR).电路采用全差分结构、底板采样、开关栅电压自举(bootstrap)和高性能的增益自举运算放大器.采用0.18 μm CMOS工艺库,对电路进行了Hspice仿真验证.结果表明,整个电路消耗静态电流5.8 mA.     

一种低电压高精度125 MHz采样/保持电路

介绍了一个低电压高精度的高速采样／保持电路。该电路的电源电压为1．8V，在125MHz频率时钟采样时，可达到10位以上的精度；采用栅源电压恒定的栅压自举开关，极大地减小了采样的非线性失真，同时，有效地抑制了输入信号的直流偏移；高性能增益自举的折叠式级联运算放大器减小了有限增益和不完全建立带来的误差。整个电路以0．18μm CMOS工艺库验证，功耗仅为11．2mW。     

一种用于Pipeline ADC的高线性度栅压自举开关

在流水线模数转换器(Pipeline ADC)电路中,栅压自举开关中的非线性电容会对开关管的导通电阻产生直接的影响,导致采样非线性。设计了一种三路径的高线性度栅压自举开关,采用三个自举电容,分别构成两条主路径和一条辅助路径,使得输入信号在通过两条主路径传输到开关管栅端时加快栅端电压的建立,同时利用辅助路径驱动非线性电容,减少电路中非线性电容对采样电路线性度的影响,从而增强信号驱动能力,提高整体电路的精度。本文设计的栅压自举开关应用于14 bit 500 MHz流水线ADC的采样保持电路中。采用TSMC 28 nm CMOS工艺进行电路设计。仿真结果表明,在输入频率为249 MHz,采样频率为500 MHz的条件下,该栅压自举开关的信噪比(SNDR)达到92.85 dB,无杂散动态范围(SFDR)达到110.98 dB。     

一种应用于流水线ADC的采样保持电路设计

设计了一种应用于8位100 MHz采样频率流水线ADC的采样保持电路。采用电容翻转的主体结构及下级板采样技术,设计了使用共源共栅密勒补偿的两级运放。在不影响性能的前提下提出对传统栅压自举采样开关的改进方案,减小了栅压自举开关的面积。该采样保持电路采用CSMC0.18μm CMOS工艺,1.8 V电源电压进行设计。Spectre仿真并使用Matlab分析输出动态特性表明,电路达到了74.7 d B的无杂散动态范围(SFDR),信纳比(SINAD)为60.8 d B。     

一种新型高线性度CMOS自举采样开关

分析了采样开关中非线性的来源,以及传统自举采样开关的弊端,提出了一种新型高线性度CMOS自举采样开关电路结构.相比传统自举采样开关,新型电路可以将阈值电压随输入信号变化引入的非线性减至最小.采用0.18μm标准CMOS工艺,在Cadence Spectre环境下仿真.结果显示,当输入频率为15 MHz、峰峰值为0.84 V的正弦波,且采样时钟频率为30 MHz时,采样开关的无杂散动态范围达到93 dB,较之传统自举采样开关提高了近20 dB.     

一种用于10位100 MSPS流水线A/D转换器的CMOS线性采样开关

分析了影响CMOS模拟开关性能的主要因素，针对10位100 MHz采样频率A／D转换器对输入信号动态特性的要求，设计了一种适合在3．3V电源电压下工作的CMOS全差分自举开关采样电路。基于0．35μm标准CMOS数模混合工艺，在Cadence环境下采用Hspice对电路进行了模拟。模拟结果显示，其无杂散动态范围达到95 dB，满足了A／D转换器采样保持电路对输入信号高动态范围的要求，也保证了电路的可靠性。     

一种100 MHz采样频率CMOS采样/保持电路

设计了一种高速采样保持电路。该电路采用套筒级联增益自举运算放大器,可在达到高增益高带宽的同时最大程度地减小功耗;优化了采样开关,获得了良好的线性度,减少了输出误差;电路的采样频率达到100 MHz。采用Charter半导体公司的0.35μm标准CMOS工艺库,对整体电路和分块电路进行了性能分析和仿真。     

一种高性能14位采样保持电路

设计了一种应用于流水线型模数转换器的14位100 MHz采样保持电路,并在电路设计中,提出了一种改进型的栅压自举采样开关电路。在不增加电路复杂性的情况下,栅压自举采样开关电路可以有效地增加采样开关管的开启时间和关断时间,以及电路的可靠性。采样保持电路采用电容翻转式结构,以及采用增益提高的全差分折叠式共源共栅跨导放大器来实现。采用SMIC 1.8 V/3.3 V 0.18 μm 1P6M CMOS工艺对电路进行设计与仿真。仿真结果显示,在10.009765 MHz输入信号,100 MHz工作频率下,输出信号的无杂散动态范围(SFDR)为95.9 dB,与传统自举开关相比,提高了16.3 dB。     

适于低电源电压应用的新型MOS自举采样开关

提出了一种适合低电源电压应用的新型MOS自举采样开关电路.通过“复制”自举电容和采样开关作为电荷损耗检测电路,并将检测出的电压降低值重新加到自举电容上,解决了传统MOS自举采样开关在低电源电压下工作时的电荷分享问题.基于0.18μm标准CMOS工艺,对电路进行了仿真.结果显示,在输入频率为60 MHz、峰-峰值为1V、采样频率为125 MHz时,与传统自举采样电路相比,新型自举采样电路采样开关管具有更低的导通电阻,无杂散动态范围( SFDR)提高了8dB,特别适合在低压高速A/D转换器中使用.     

低功耗10位100MHz流水线A/D转换器设计

介绍了一个10位100 MHz,1.8 V的流水线结构模/数转换器（ADC）,该ADC运用相邻级运算放大器共享技术和逐级电容缩减技术,可以大大减小芯片的功耗和面积。电路采用级联1个高性能前置采样保持单元和4个运放共享的1.5位/级MDAC,并采用栅压自举开关和动态比较器来缩减功耗。结果显示,在输入频率达到奈奎斯特频率范围内,整个ADC的有效位数始终高于9位。电路使用TSMC 0.18μm 1P6 M CMOS工艺,在100 MHz的采样频率下,功耗仅为45 mW。     

DES密码电路的抗差分功耗分析设计

提出一种互补结构的寄存器电路设计方案，用于减小DES加密电路的差分功率信号，防御差分功耗分析．提出了一种误导攻击者的干扰电路，在保证加密电路安全等级的前提下，大幅度降低了电路的硬件开销．为节约成本与缩短设计周期，文中使用了一套高效的抗攻击电路的设计流程．     

Receiver Power Allocation and Transmitter Power Control Analysis for Multiple-Receiver Wireless Power Transfer Systems

As different power has its own receivers, this paper analyzes and designs a multiple-receiver wireless power transfer (WPT) system systematically. The equivalent circuit model of the system is established to analyze the key parameters including transmitter power, receiver power, transmission efficiency, and each receiver power allocation. A control circuit is proposed to achieve the maximum transmission efficiency and transmitter power control and arbitrary receiver power allocation ratios for different receivers. Through the proposed control circuit, receivers with different loads can allocate appropriate power according to its power demand, the transmitter power and system efficiency do not vary with the change of the number of receivers. Finally, this control circuit is validated using a 130-kHz WPT system with three receivers whose power received is 3:10:12, and the overall system efficiency can reach as high as 55.5%.     

半导体激光器驱动电路的光功率控制的研究

介绍了数字控制式半导体激光器驱动电路的设计，包括温度控制系统和光功率控制系统。该系统以单片机为核心，结合外围电路，以数字控制技术代替以往的模拟电路，易于控制，精度高。对光功率控制系统也以单片机为核心，配合外围的功率采样电路和电流驱动电路．同时使用PD控制算法，控制电源电流，从而控制激光器光功率输出。在PD参数整定时，采用了工程实验法多次实验调试确定参数。建立数学模型，从而实现软件控制。为了提高控制的精度，把功率范围分为9段，对每一段都整定了一组参数，从而将光功率误差控制在0．02W内。所设计的驱动电路精度高，实时性好，达到了设计要求。     

一种采用频率变换的自供电电源管理电路

 在低频率条件下,采用直接阻抗匹配的原理,设计的压电材料换能器电源管理电路,匹配电感值很大.本文采用频率变换,设计了一种自供电电源管理电路.分析了频率变换的原理.将低频信号变换至较高频率,匹配电感值很小,有利于电路的小型化.该管理电路还可以在宽频带内对于压电换能器实现匹配.实验结果表明,电路实现了频率变换,匹配电感值和电路体积都大大减小.电源管理电路的最大采集功率为181.6mW,能量采集效率可以达到44.8%.当0.47法拉的储能电容电压为1.13V时,该电路最大放电功率可达110mW,放电时间持续620ms,能够驱动无线传感器在一个周期内正常工作.     

一种可用于模块化设计的热关断电路

提出了一种可用于模块化设计的热关断电路,采用0.8μm BiCMOS工艺参数进行仿真分析表明:该电路温度灵敏度高,不需要另外的基准信号,超低静态功耗,并可以通过外部信号来控制工作状态,可用于1.5V～12V电源,能够作为电源管理芯片以及接口电路芯片中的过热保护模块。     

一种上变频自供电无线传感器电源管理电路

电线周围的电磁场能量密度低,电磁换能器采集到的能量通常无法直接驱动无线传感器正常工作.论文采用上变频技术,设计了一种自供电电源管理电路来提高能量采集效率.由于电路的输出功率与品质因数成正比,且品质因数的大小与电路谐振电容的根号值成反比,因此通过提高电路的工作频率来减小谐振电容值,可以使高品质因数的电路产生更高的输出功率,进而增加能量采集效率.实验结果表明,该电路的最大能量采集效率是传统桥式整流电路的2.1倍.当电线中通过1A、50Hz的交流电时,电源管理电路最大采集功率为780μW,能量采集效率达到48.75%.当管理电路中超级电容能量积累达到一定程度,电容放电驱动无线传感器工作.     

一种多路输出兼做辅助电源的稳压电源设计

线性稳压电源因其设计成熟、成本合理,能满足中小功率电子设备的一般稳压要求,在其基本设计基础上不断的技术改进更拓展了其应用范围.文章阐述了对于多路输出的稳压电源,通过选择一路电压作为主电路的辅助电源,避免了输入电压波动或负载变化对工作状态参数的干扰,维护了主电路放大器独立的工作环境,拓展了输出电路功能又减少了单元电路设计,是对基本设计的一种特色改进.文章中稳压电源的线路分析、核心元件计算,为精确选择或替代元件提供了一定参考价值.     

一种适用于开关电源的内部供电电路设计

本文提出了一种适用于开关电源的内部供电电路。该电路采用齐纳二极管的稳压原理,将开关电源的高输入电压稳压输出5V,供模拟模块和数字模块使用,简化了以往采用基准和低压差线性稳压器(LDO,Low Dropout Regulator)供电的设计方法。本电路基于0.35 um BCD工艺,对所设计电路进行了仿真验证。仿真结果表明,该电路在-40℃~125℃应用环境温度范围内都能够实现高精度的输出电压,具有较强的稳定性。     

植入关节内压电陶瓷供能研究

为了研究压电陶瓷在植入人工关节内压力下能量产生特性,该文从理论上分析了坚硬锆钛酸铅(PZT)陶瓷元件的能量产生特性和等效电路,并基于实验结果利用非线性拟和算法得到其等效电路的参数拟和值。1个与4个PZT元件的仿真结果和实验结果非常吻合,从而验证了等效电路的参数拟和值的正确性及PZT元件的供电特性(约1.2 mW)。最后描述了利用压电陶瓷供电的电源电路设计和仿真结果,证明了PZT的能量能转换为电路稳定可用电源。     

基于肖特基二极管的反射式可调预失真电路

为解决传统反射式预失真电路可调性不高、对功率放大器的邻信道泄漏比(ACLR)改善量小的问题,文 中提出了一种基于肖特基二极管的反射式可调模拟预失真电路。该电路由90°电桥、肖特基二极管以及偏置电路组 成。每条支路采用两个并联肖特基二极管产生非线性信号,以抵消功放的非线性失真。每一个肖特基二极管都有独立 的偏置电路,从而可以增加电路调节的自由度。通过改变每个肖特基二极管的偏压,可实现更大动态范围的幅度和相 位的补偿。基于此原理加工的S 波段模拟预失真电路对中心频率为3. 5 GHz 的Doherty 功率放大器进行线性化测试, 实验结果证明:加上提出的模拟预失真电路后,在输出功率为-28 dBm 时被测功放的ACLR 改善了14. 6 dBc 以上。