新型槽栅MOSFETs的特性

采用SIVALCO软件对槽栅与平面器件进行了仿真对比分析,结果表明槽栅器件能够有效地抑制短沟道及热载流子效应,而拐角效应是槽栅器件优于平面器件特性更加稳定的原因.对自对准工艺下成功投片所得沟道长度为140nm的槽栅器件进行测量,结果有力地证明了槽栅器件较平面器件的优越性.     

晶格匹配InAlN/GaN HEMT沟道温度评估方法研究

首先分别利用直流电学法、脉冲电学法和微区拉曼光谱法测量了晶格匹配InAlN/GaN高电子迁移率晶体管(HEMT)的沟道温度,然后评估了各类评估方法的准确性。结果表明:直流电学法获得的温度值远低于拉曼光谱法,严重低估了HEMT工作时的沟道温度;脉冲电学法获得的温度值有所提升,但受限于水平空间分辨率,平均了源极-漏极之间的温度;微区拉曼光谱法能够准确获得沟道最高温度,但测量过程复杂,不适合评估封装器件。最后,提出了一种基于微光显微镜(EMMI)技术的微光电学法,获得了沟道温度的三角分布关系,得到了与拉曼光谱法一致的实验结果。该评估方法适合于实际生产。     

氮化镓HEMT器件辐射效应综述

在高频、大功率、高温、高压等领域,氮化镓高电子迁移率晶体管(HEMT)器件因其优异的耐辐射性能而被广泛地应用于卫星、太空探测、核反应堆等领域。尽管从理论和一些试验研究中可以得知,氮化镓材料具有良好的耐辐射特性,但在实际应用中,因其制作工艺及结构等因素的影响,氮化镓HEMT器件的耐辐射特性受到了很大的影响和挑战。本文介绍了氮化镓HEMT器件几种辐射效应,并对氮化镓HEMT器件辐射的研究进行了综述。     

GIDL应力下超薄栅氧LDD NMOS器件退化

The degradation of device under GIDL （gate-induced drain leakage current） stress has been studied using LDD NMOSFETs with 1.4 nm gate oxides. Experimental result shows that the degradation of device parameters depends more strongly on Vd than on Vg. The characteristics of the GIDL current are used to analyze the damage generated during the stress. It is clearly found that the change of GIDL current before and after stress can be divided into two stages. The trapping of holes in the oxide is dominant in the first stage, but that of electrons in the oxide is dominant in the second stage. It is due to the common effects of edge direct tunneling and band-to-band tunneling. SILC（stress induced leakage current）in the NMOSFET decreases with increasing stress time under GIDL stress. The degradation characteristic of SILC also shows saturating time dependence. SILC is strongly dependent on the measured gate voltage. The higher the measured gate voltage, the less serious the degradation of the gate current. A likely mechanism is presented to explain the origin of SILC during GIDL stress.     

直接隧穿应力下超薄栅氧MOS器件退化

研究了栅氧厚度为1.4nm MOS器件在恒压直接隧穿应力下器件参数退化和应力感应漏电流退化. 实验结果表明,在不同直接隧穿应力过程中,应力感应漏电流（SILC）的退化和Vth的退化均存在线性关系. 为了解释直接隧穿应力下SILC的起因,建立了一个界面陷阱和氧化层陷阱正电荷共同辅助遂穿模型.     

90nm工艺下nMOS器件最大衬底电流应力特性

研究了90nm工艺条件下的轻掺杂漏(lightly-doped drain,LDD)nMOSFET器件最大衬底电流应力特性.在比较分析了连续不同电应力后LDD nMOSFET的GIDL(gate-induced drain leakage)电流变化后,发现当器件的栅氧厚度接近1nm,沟长接近100nm时,最大衬底电流应力不是电子注入应力,也不是电子和空穴的共同注入应力,而是一种空穴注入应力,并采用空穴应力注入实验、负最大衬底电流应力实验验证了这一结论.     

90nm工艺下nMOS器件最大衬底电流应力特性

研究了90nm工艺条件下的轻掺杂漏(lightly-doped drain,LDD)nMOSFET器件最大衬底电流应力特性.在比较分析了连续不同电应力后LDD nMOSFET的GIDL(gate-induced drain leakage)电流变化后,发现当器件的栅氧厚度接近1nm,沟长接近100nm时,最大衬底电流应力不是电子注入应力,也不是电子和空穴的共同注入应力,而是一种空穴注入应力,并采用空穴应力注入实验、负最大衬底电流应力实验验证了这一结论.     

直接隧穿应力下超薄栅氧MOS器件退化

研究了栅氧厚度为1.4nm MOS器件在恒压直接隧穿应力下器件参数退化和应力感应漏电流退化.实验结果表明,在不同直接隧穿应力过程中,应力感应漏电流(SILC)的退化和Vth的退化均存在线性关系.为了解释直接隧穿应力下SILC的起因,建立了一个界面陷阱和氧化层陷阱正电荷共同辅助遂穿模型.     

90 nm NMOS器件TDDB击穿特性研究

采用恒定电压应力对90 nm NMOS器件进行了TDDB击穿的评价实验,深入研究了90 nm情况下TDDB的击穿机理,并对器件寿命进行预测和分析.结果表明,随着栅厚的不断减薄,E和1/E寿命预测模型不再适用.本文提出了一个器件寿命的修正模型,并按此模型对NMOS器件寿命进行预测,结果和实际值取得了很好的一致.     

90nm pMOSFETs NBTI退化模型及相关机理

对90nm pMOSFETs在不同温度及栅压应力下的NBTI效应进行了研究,从而提出了90nm pMOSFETs NBTI退化对时间t、温度T及栅压应力Vg的模型.时间模型及温度模型与过去研究所提出的模型相似,但是关键参数有所改变.栅压应力模型遵循双对数关系,这与传统的单对数栅压应力模型不同.将较低的栅压应力也考虑在内时,双对数栅压应力模型较单对数栅压应力模型更为准确.