不同像元间距红外探测器的铟柱生长研究

分析了红外探测器铟柱生长工艺中不同像元间距情况下铟柱光刻孔内部的铟沉积情况和微观结构。解释了10 μm小像元间距条件下铟柱高度较矮的原因,并给出了像元间距大小与剥离后铟柱高度之间的关系。针对10 μm及以下像元间距红外探测器的铟柱生长,给出了解决铟柱高度问题的办法。使用新方法后,铟柱的高度可达到5 μm以上。     

用响应和串音识别焦平面探测器相连缺陷元研究

采用高倍光学显微镜和焦平面探测器测试系统对焦平面探测器相连缺陷元进行了测试分析,研究了焦平面探测器相连缺陷元的成因。研究结果表明:借助高倍光学显微镜很难识别相连缺陷元;采用焦平面探测器响应测试系统进行测试时,相连缺陷元的响应电压与正常元基本相同,相连缺陷元无法被识别;采用焦平面探测器串音测试系统进行测试时,相连缺陷元之间串音为100%,明显不同于正常元,此时两元相连缺陷元响应电压是正常元响应电压的二分之一,相连缺陷元可以被有效识别。光刻腐蚀引入的台面或电极相连,以及光刻剥离引入的铟柱相连导致了缺陷元的产生;通过光刻腐蚀、剥离工艺优化,可以有效减少焦平面探测器相连缺陷元。     

10 μm间距长波1280×1024碲镉汞探测器研制进展

随着红外技术的进步,红外探测器组件向着更小尺寸、更高分辨率的方向发展.小像元间距、大面阵规格是长波探测器发展的重要方向.通过对10μm像元间距、9μm截止波长、1280×1024阵列规格长波探测器的研究,突破了10μm间距长波像元成结技术、10μm像元间距铟柱制备及互连技术,制备了有效像元率大于等于99.4％、非均匀性小于等于4％的10 μm间距长波1280×1024碲镉汞探测器芯片.     

10 μm间距红外探测器铟柱制备研究

小间距红外探测器目前已成为红外探测器技术发展的一个重要方向.用于连接探测器芯片与读出电路芯片的铟柱的制备工艺水平成为影响器件性能的一个重要因素.介绍了一种10μm间距红外探测器铟柱的制备工艺.新工艺采用多次铟柱生长结合离子刻蚀的手段,最终剥离和制备出高度为8 μm、非均匀性小于5％的10μm间距红外探测器读出电路铟柱,...     

面阵探测器相连缺陷元识别定位

面阵探测器相连缺陷元的光电信号与正常元基本相同,因此采用现有面阵测试方法无法识别相连缺陷元.针对相连缺陷元的特点,提出了借助改变面阵探测器光电响应的方法来实现相连缺陷元的识别定位.实验结果表明,该方法使面阵探测器分为两个不同透过率探测单元,多元相连缺陷元响应电压是相对应的两个不同透过率探测单元响应电压之和的平均值.采用MATLAB软件对测试数据进行分析处理,分析结果清晰给出缺陷元诸如个数、形状和位置等详细信息.采用本方法面阵探测器相连缺陷元可以被显著识别定位.研究结果为今后的面阵探测器评测与可靠性提高提供了参考.     

用于识别面阵探测器相连缺陷元的新型光学滤光片

相连缺陷元识别一直是面阵探测器研究难点。面阵探测器相连缺陷元的光电信号与正常元基本相同,因此采用现有面阵测试方法无法识别相连缺陷元。提出了一种新型光学滤光片来识别面阵探测器中的相连缺陷元。在提出的滤光片结构中,有两种不同透光率、且交错排列的阵列组成。采用该滤光片后,相连缺陷元的响应电压值是正常单元响应电压的50%,面阵探测器相连缺陷元可以被显著识别。     

128×128混合式热释电非致冷焦平面探测器列阵铟膜及铟柱制备工艺研究

着重介绍了我们在“1 2 8×1 2 8混合式热释电非致冷焦平面探测器列阵(UFPA)”研制中铟膜及铟柱的制备和我们选择铟做混合式UFPA互连材料的理由与互连方法。强调了铟膜制备基本工艺要求。根据薄膜均匀性要求 ,计算出了蒸发源距工件的距离及所需材料量 ,确定了保证铟膜不氧化的关键数据及具体操作。文中给出了铟柱列阵显微照片 (显示了铟膜厚度)和铟柱列阵的立体形貌像 ,还介绍了铟柱列阵成型方法及铟柱生长工艺流程 ,并叙述了倒装互连技术 ,且给出了我们的成像演示照片和器件照片 ,展示了UFPA的应用前景     

红外探测器倒装互连工艺中的铟柱高度研究北大核心CSCD

针对制冷型红外焦平面探测器倒装互连工艺中的铟柱高度展开了调研,结果显示目前行业内关于该工艺中的铟柱高度设计的离散性较大,铟柱高度范围为5~24μm,差值达到了19μm。本文构建了包含探测器芯片、铟柱、填充胶、钝化层和UBM的像元级有限元仿真模型,并根据不同的铟柱直径和高度开展了60组仿真计算,根据计算结果绘制了p-n结区最大应力值的变化曲线,并分析了应力变化规律。     

大面阵碲镉汞芯片的耦合热应力模型与结构优化

针对大面阵碲镉汞芯片热应力仿真分析过程中计算量与准确性不能兼容的问题，通过在芯片互联区的不同位置引入小规模铟柱阵列建立了耦合热应力的优化仿真模型。借助此模型进行热应力分析，发现在铟柱的上下表面附近区域产生了较大的热应力，同时边缘及角落处的阵列单元内部所产生的热应力更大(最高达225.69 MPa)。进一步对芯片的结构进行了优化，获得了最优读出电路及碲锌镉衬底厚度。此外，仿真结果表明，单面铟是热应力较低的铟柱结构，减小铟柱的半径可以进一步减小其内部的热应力。所提出的热应力仿真优化模型为大面阵碲镉汞芯片内部的热应力分析提供了更准确有效的分析方法以及器件设计方面的理论指导。     

光谱成像用红外焦平面读出电路研究

红外焦平面是光谱成像系统的核心器件。讨论了多光谱用红外焦平面读出电路的特点,设计了用于多光谱成像的64×16元红外焦平面读出电路。读出电路采用CTIA输入级,快照式曝光方式,边积分边读出工作。电路芯片与InGaAs光敏芯片阵列通过铟柱倒焊的方法,组成混成互连焦平面器件,像元间距50μm,响应波段0.9～1.7μm,盲元率0.2%,半阱时的响应不均匀性4.7%。     

64×64焦平面器件读出电路铟柱列阵工艺设计及实践

用铟柱进行探测器芯片与读出电路 (ROIC)之间的电气和机械连接是混合红外焦平面列阵(FPA)最常用的互连方式之一。根据现有的工艺设备和实验条件对在 6 4× 6 4ROIC上生长铟柱进行了优化工艺设计 ,并分析讨论了工艺过程及参数对生长铟柱质量的影响。通过工艺实践验证 ,在 6 4×6 4ROIC上生长的铟柱能够基本满足FPA器件倒焊互连要求     

红外焦平面探测器互连中的In缩球工艺

铟缩球工艺对红外焦平面探测器的互连很有帮助.依据所做的实验叙述了铟缩球工艺的过程,论述了铟缩球工艺能提高铟柱高度,减小高度差,及减低焊接压力等优点.     

小片CMOS驱动电路的倒装焊In柱阵列沉积

本文研究了在用于GaAs/AlGaAs多量子阱空间光调制器驱动电路小片芯片上进行In柱阵列沉积的方法。使用了带有中央通孔的甩胶套进行甩胶,可以将驱动电路小片上1000um宽的胶边减小至500um,有效保证了沉积In柱阵列的完整性。使用此方法,64x64,20um高,30um直径的In柱阵列能够完整沉积在5mmx6.5mm的CMOS驱动电路上。     

一种用于MEMS器件的Au-In倒装焊技术

介绍了Au-In键合在MEMS芯片封装中的应用.根据现有的工艺设备和实验条件对制备铟凸点阵列进行工艺设计,对铟凸点制备技术进行了研究,最终在硅圆片上制备了6 μm高的铟凸点阵列.在150～300℃下成功的进行了Au-In倒装键合实验.在300℃,0.3 MPa压力下键合的剪切强度达到了5 MPa.     

读出电路铟柱打底层对铟柱成球高度的影响

针对超大规模红外探测器读出电路铟柱成球后高度过低导致倒装互连难度增加这一问题,设计了试验,并分析讨论了读出电路铟柱打底层（UBM）形状对铟柱成球高度的影响。得出了铟球高度与铟柱尺寸和铟柱生长高度成正比,与读出电路铟柱打底层尺寸成反比,并提出了进一步增加铟球高度的思路。     

10 μm小间距红外探测器的铟柱生长研究

在10 μm小间距的条件下进行红外探测器的铟柱生长工艺,会得到铟柱高度不足的结果;本文针对这种情况,开展了小间距的铟柱生长研究,比较了在不同基片温度和蒸发速率条件下的铟柱高度,并分析了试验结果,得到了最优的生长工艺条件。     

Indium bump array fabrication on small CMOS circuit for flip-chip bonding

We demonstrate a novel method for indium bump fabrication on a small CMOS circuit chip that is to be flip-chip bonded with a GaAs/AlGaAs multiple quantum well spatial light modulator.A chip holder with a via hole is used to coat the photoresist for indium bump lift-off.The 1000μm-wide photoresist edge bead around the circuit chip can be reduced to less than 500μm,which ensures the integrity of the indium bump array.64×64 indium arrays with 20μm-high,30μm-diameter bumps are successfully formed on a 5×6.5 mm~2 CMOS chip.     

128×128GaAs量子阱红外焦平面探测器阵列铟柱制备

对量子阱红外探测器研制中通常采用的铟膜制备和铟柱生长技术进行了研究。从铟源的选择及蒸发的方法、距离、真空度的控制等方面做了大量实验,优化出了最佳工艺条件。铟源的纯度99.99%,电子束蒸发厚金属膜,旋转行星夹具,蒸发距离39cm,1.33×10-Pa真空下启动蒸5发程序和关闭高阀,辅以适当的剥离方法,最终在光敏芯片和读出电路上分别制备出符合设计要求的20μm×20μm×7μm(长×宽×高)铟柱。该工艺方法适用于任何厚金属膜的制备。     

CCD减薄技术研究

正面照射的CCD在蓝光、紫外光区和在微光条件下的响应率低,从而作为主探测器在天文观测和空间导航等领域中的应用受到限制。通过减薄CCD采用背面照射,能大幅度提高其量子效率。研究了一种新的化学／机械减薄技术,采用这种技术可使减薄后CCD器件厚度小于20μm,其量子效率由正面入射时的40％左右提高到背面入射时的80％左右。